基于CMMB標(biāo)準(zhǔn)的LDPC算法研究及電路實(shí)現(xiàn).pdf

1、近年來(lái)移動(dòng)終端更新?lián)Q代的速度越來(lái)越快，這就對(duì)各個(gè)商家設(shè)備的性能要求越來(lái)越高。為了保證通信系統(tǒng)中信息的可靠傳輸，糾錯(cuò)編碼是不可或缺的組成部分，在實(shí)際應(yīng)用中LDPC碼是眾多糾錯(cuò)碼中性能最佳的糾錯(cuò)碼。21世紀(jì)初，國(guó)家廣電總局提出我國(guó)移動(dòng)多媒體規(guī)范 CMMB（China Mobile Multimedia Broadcasting）。為了推廣我國(guó)自主科研的成果，在全國(guó)范圍內(nèi)掀起了研究的熱潮，此規(guī)范的前向糾錯(cuò)部分是LDPC碼作為內(nèi)碼來(lái)完成的。

2、r>　　本文不僅完成了LDPC譯碼算法的研究，同時(shí)對(duì)譯碼器進(jìn)行電路實(shí)現(xiàn)和FPGA驗(yàn)證，在此基礎(chǔ)上完成邏輯綜合及布局布線的工作。
　　本文首先對(duì)比分析了基本的譯碼算法，然后得到了性能更優(yōu)的LDPC譯碼算法。一種是基于最小和算法改進(jìn)的最小次小和算法，該算法簡(jiǎn)化了和積算法的復(fù)雜度，譯碼性能比同樣簡(jiǎn)化處理的最小和算法更好；另一種是改進(jìn)的分層譯碼算法，該算法克服了傳統(tǒng)分層譯碼可靠度不均勻的缺陷，在相同誤比特率條件下，性能提高了近0.5dB。

3、
　　本文在硬件實(shí)現(xiàn)過(guò)程中，分析了算法到硬件實(shí)現(xiàn)的映射過(guò)程，并充分考慮到面積、速率和功耗等各方面的權(quán)衡。分層譯碼算法實(shí)現(xiàn)時(shí)，一個(gè)分層中每一列的列重不能超過(guò)1。為了滿足這一限制條件且實(shí)現(xiàn)最大并行度，需要對(duì)校驗(yàn)矩陣進(jìn)行等價(jià)轉(zhuǎn)換。面積方面，對(duì)后驗(yàn)概率存儲(chǔ)、校驗(yàn)信息存儲(chǔ)以及校驗(yàn)節(jié)點(diǎn)運(yùn)算單元進(jìn)行改進(jìn)。首先，根據(jù)變換后校驗(yàn)矩陣的循環(huán)特點(diǎn)，簡(jiǎn)化了譯碼過(guò)程中后驗(yàn)信息的讀寫操作；其次，對(duì)校驗(yàn)信息進(jìn)行壓縮存儲(chǔ)；最后，校驗(yàn)節(jié)點(diǎn)運(yùn)算單元中采用占用面積小的