射頻收發(fā)機(jī)中低相噪PLL的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著最近幾年國家對自主知識產(chǎn)權(quán)的支持力度的加強(qiáng)，給電子通信行業(yè)帶來了活力，同時也帶動了集成電路設(shè)計(jì)行業(yè)的發(fā)展。頻率綜合器作為射頻收發(fā)機(jī)芯片設(shè)計(jì)中的核心電路，電子通信行業(yè)的發(fā)展給頻率綜合器的發(fā)展提供了一個良好的發(fā)展契機(jī)，使頻率綜合器的高頻，低功耗，低相位噪聲等方向成為人們研究的重點(diǎn)方向，也作為產(chǎn)品性能的技術(shù)核心，成為產(chǎn)品的核心競爭力。鎖相環(huán)頻率綜合器運(yùn)用環(huán)路的反饋原理輸出的不同頻率的信號，來供給芯片的其他模塊例如混頻器，以及數(shù)字電路的時鐘

2、。本設(shè)計(jì)主要目標(biāo)是實(shí)現(xiàn)一款能輸出1.8GHz頻率且相位噪聲低的應(yīng)用于無線通信射頻收發(fā)機(jī)中的頻率綜合器。
　　本文中所設(shè)計(jì)的鎖相環(huán)主要應(yīng)用在射頻收發(fā)機(jī)中，根據(jù)指標(biāo)完成相位噪聲的產(chǎn)生和影響的分析，設(shè)計(jì)出一種相位噪聲比較低的鎖相環(huán)系統(tǒng)。本文通過闡述鎖相環(huán)在射頻收發(fā)機(jī)中的發(fā)揮的具體作用來介紹鎖相環(huán)的具體電路結(jié)構(gòu)和鎖相的實(shí)際工作模式，再分別介紹頻率綜合器系統(tǒng)中的鑒頻鑒相器，電荷泵，環(huán)路濾波器，壓控振蕩器，分頻器，自動頻率控制等各組成部分的具

3、體電路結(jié)構(gòu)，仿真方法和工作方式。最后重點(diǎn)在于頻率綜合器系統(tǒng)的相位噪聲產(chǎn)生的幾個模型的研究，以及各個子電路的相位噪聲產(chǎn)生和傳導(dǎo)機(jī)理，為實(shí)現(xiàn)低相噪的鎖相環(huán)系統(tǒng)建立一種環(huán)路能抑制相位噪聲的電路結(jié)構(gòu)。
　　論文主要重心在于研究各個電路子模塊對相噪的影響，首先，振蕩器在環(huán)路中的噪聲主要在于尾電流源和差分對管的1/f噪聲，通過分析利用獨(dú)特的偏置電路，在減少了尾電流源的1/f噪聲的同時也抑制了差分對管的1/f噪聲。其次，CP電路的非理想因素對環(huán)

4、路的影響，提出低電壓失配高線性度死區(qū)范圍小的CP電路。對于控制電路利用∑Δ的數(shù)字控制調(diào)制實(shí)現(xiàn)不同位寬對相噪的影響,DSM數(shù)字控制調(diào)制技術(shù)將噪聲從中心頻率左右搬移到高頻。之后通過LPF的濾波作用，使得噪聲對產(chǎn)生的控制電壓近似無影響。同時頻率自動控制實(shí)現(xiàn)環(huán)路控制校正壓控振蕩器的增益，得到近乎恒定的增益來抑制環(huán)路傳遞相位噪聲。
　　通過理論的分析結(jié)合實(shí)際的芯片工程技術(shù)，能在SMIC工藝線上0.18μm CMOS實(shí)現(xiàn)的應(yīng)用于射頻收發(fā)機(jī)系統(tǒng)