基于RTD的通用邏輯單元設計及其應用.pdf

1、自從上世紀60年代以來，集成電路(IC)產(chǎn)業(yè)一直按照摩爾定律所預計的方式高速發(fā)展著，現(xiàn)在已成為國民經(jīng)濟中重要的組成部分。然而，隨著工藝尺寸的不斷縮小，集成度越來越高，互補金屬氧化物半導體(CMOS)工藝正面臨著諸多物理瓶頸，如熱耗散問題、短溝道效應和量子力學效應等。同時，納米電子器件，包括單晶體管、共振隧穿二極管(RTD)等，將會成為后CMOS時期集成電路的重要技術之一。
　　 共振隧穿二極管是利用共振隧穿效應制造的高速二端器件

2、，也是目前唯一能夠使用常規(guī)IC技術設計和制造的納米電子器件。它具有工作頻率高、速度快、電路功耗低、負內(nèi)阻和自鎖等特性，廣泛應用于高速低功耗電路設計中。同時，通用邏輯單元作為一種可編程邏輯電路，具有實現(xiàn)功能豐富、設計靈活等特點，是構成大規(guī)模集成電路的單元模塊。RTD器件因為其特性，非常適合于設計通用邏輯單元。因此，提出有效的RTD通用邏輯單元電路結構和設計方法成為共振隧穿二極管研究領域的重要內(nèi)容之一。
　　 在本文中，首先將譜技術

3、應用到RTD電路設計中，用以區(qū)分閾值函數(shù)和非閾值函數(shù)。根據(jù)譜系數(shù)在閾值函數(shù)中的分布情況，結合單雙穩(wěn)態(tài)轉換邏輯電路(MOBILE)，設計了三變量特征閾值邏輯門和通用閾值邏輯門電路。特征閾值邏輯門具有電路結構簡單，輸入權值統(tǒng)一，輸入端數(shù)目較少等特點。而通用閾值邏輯門增加了單個門電路的邏輯功能，通過輸入的不同連接方法，三變量通用閾值邏輯門可以實現(xiàn)任意三變量閾值邏輯函數(shù)。在通用閾值邏輯門的基礎上，提出了三變量邏輯函數(shù)分解算法。通過此算法可以將三

4、變量函數(shù)變換為多個閾值函數(shù)之或的形式，并用提出的三變量通用閾值邏輯門實現(xiàn)。與傳統(tǒng)綜合方法比較，通過新綜合算法得到的電路網(wǎng)絡深度更小，使用的門電路數(shù)目更少。對于多變量邏輯函數(shù)，可以采用現(xiàn)有工具將其變換為三變量邏輯函數(shù)表達式，然后采用本文設計的算法實現(xiàn)。模擬結果表明設計的三變量通用閾值邏輯門電路具有正確的邏輯功能。
　　 本文分析了RTD器件在可編程邏輯電路設計中的優(yōu)勢，并提出了基于RTD的可編程邏輯門電路。此電路結構簡單、實現(xiàn)電路

5、功能豐富，且具有負權值輸入和可變閾值。同時，設計了基于可編程RTD邏輯門的三層電路網(wǎng)絡，及相應實現(xiàn)邏輯函數(shù)的綜合算法。通過此網(wǎng)絡和算法可以使用可編程RTD邏輯門實現(xiàn)任意n變量邏輯函數(shù)，且設計過程簡便，得到的電路具有簡單的結構、固定的電路級數(shù)和較少的元器件數(shù)目等特點。HSPICE模擬表明設計的RTD可編程邏輯門電路具有正確的邏輯功能。
　　 全加器作為數(shù)字電路設計中的重要計算單元之一，其性能影響著系統(tǒng)的整體性能。同時，全加器也是一

6、種通用邏輯單元，使用多個全加器電路可以實現(xiàn)任意邏輯函數(shù)。本文分析了一位全加器的函數(shù)表達式，提出了基于RTD器件的三模塊全加器結構，并設計了多個模塊電路。通過對于各個模塊電路的不同組合，提出了4種全新的RTD一位全加器電路。同時基于新的RTD全加器電路設計了多位行波進位加法器。HSPICE仿真結果顯示與已有電路比較，新設計的兩款RTD全加器FA GG和FA GM具有較低的平均功率，特別是FA GG在一位RTD全加器比較中降低了15.7％-

7、36.2％的功率；而在多位行波加法器比較中，F(xiàn)A GG構成的8位加法器的功率降低了5.5.％-13.1％。
　　 將RTD應用于多值邏輯電路設計中，能夠有效地改善二值電路目前遇到的諸如元件數(shù)目過多、連線多等問題。本文詳細分析了多值邏輯RTD電路設計中的基本結構--多值單穩(wěn)態(tài)-多穩(wěn)態(tài)轉換邏輯電路(MMLE)。根據(jù)MMLE不同的初始配置，首次提出了三種運算及相關性質。在此基礎上，提出了三值RTD電路通用結構和三值邏輯電路設計方法。通