基于RTD的三變量閾值電路設(shè)計(jì)及函數(shù)實(shí)現(xiàn).pdf

1、納米電子器件和技術(shù)是解決傳統(tǒng)半導(dǎo)體工藝技術(shù)瓶頸的途徑之一。共振隧穿二極管（RTD）作為較成熟的納米電子器件，在高速低功耗的數(shù)字電路領(lǐng)域應(yīng)用廣泛。由RTD構(gòu)成的單雙穩(wěn)態(tài)轉(zhuǎn)換邏輯單元（MOBILE）是基于RTD電路的一個(gè)重要邏輯單元，其能充分發(fā)揮RTD的高頻高速、低壓低功耗和負(fù)內(nèi)阻等特性，且利用MOBILE能夠方便地進(jìn)行閾值電路設(shè)計(jì)。
　　本文研究的內(nèi)容包括兩方面：基于RTD的三變量閾值電路設(shè)計(jì)和基于RTD的三變量及n變量函數(shù)實(shí)現(xiàn)。所

2、設(shè)計(jì)的三變量閾值電路包括三變量異或門、全加器、三變量特征閾值邏輯門及三變量通用閾值邏輯門，且都可通過MOBILE及其輸入分支來設(shè)計(jì)。
　　由于三變量異或函數(shù)本身不是閾值函數(shù)，本文通過將三變量異或函數(shù)轉(zhuǎn)化成更加簡(jiǎn)單的廣義閾值邏輯函數(shù)，設(shè)計(jì)了三變量異或門。設(shè)計(jì)的全加器由所設(shè)計(jì)的三變量異或門及進(jìn)位輸出電路構(gòu)成，其中進(jìn)位輸出電路也可利用MOBILE實(shí)現(xiàn)。通過HSPICE仿真及性能比較后，所設(shè)計(jì)的三變量異或門及全加器不僅能減少電路的器件數(shù)量

3、，還能減少電路的功耗及延遲。
　　三變量特征閾值邏輯門及三變量通用閾值邏輯門均為三變量通用邏輯門，可實(shí)現(xiàn)任意的三變量閾值函數(shù)。本文通過譜技術(shù)對(duì)三變量閾值函數(shù)進(jìn)行分析，設(shè)計(jì)了這兩種三變量通用邏輯門。通過HSPICE仿真及性能比較后，所設(shè)計(jì)的電路不僅能減少電路的面積，還能減少電路的功耗。
　　三變量函數(shù)的實(shí)現(xiàn)關(guān)鍵在于非閾值函數(shù)的實(shí)現(xiàn)。通過譜系數(shù)，可將三變量非閾值函數(shù)分為四類。本文根據(jù)譜技術(shù)的性質(zhì)，使這四類非閾值函數(shù)能夠經(jīng)過一次異

4、或變換實(shí)現(xiàn)閾值轉(zhuǎn)化，并提出了相應(yīng)的三變量函數(shù)實(shí)現(xiàn)方法。由該實(shí)現(xiàn)方法得到的電路能夠用基于RTD的三變量通用邏輯門及異或門設(shè)計(jì)，且具有電路結(jié)構(gòu)簡(jiǎn)單，器件數(shù)量少，功耗低等優(yōu)點(diǎn)。
　　n變量函數(shù)的實(shí)現(xiàn)可通過函數(shù)分解法及三層網(wǎng)絡(luò)結(jié)構(gòu)法。本文分別提出了相應(yīng)的算法：函數(shù)分解算法和三層網(wǎng)絡(luò)結(jié)構(gòu)算法。函數(shù)分解算法是利用可簡(jiǎn)單非相交分解的理論及提出的K矩陣來實(shí)現(xiàn)的。該算法能有效地減少分解后三變量函數(shù)的個(gè)數(shù)。而三變量函數(shù)可通過本文提出的三變量函數(shù)實(shí)現(xiàn)方