基于雙DDS的數(shù)字化平衡電橋設(shè)計與實現(xiàn).pdf

1、廈門大學(xué)學(xué)位論文原創(chuàng)性聲明本人呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)下，獨立完成的研究成果。本人在論文寫作中參考其他個人或集體己經(jīng)發(fā)表的研究成果，均在文中以適當(dāng)方式明確標(biāo)明，并符合法律規(guī)范和《廈門大學(xué)研究生學(xué)術(shù)活動規(guī)范(試行)》。另外，該學(xué)位論文為(王磁)課題(組)的研究成果，獲得(王舷)課題(組)經(jīng)費或?qū)嶒炇业馁Y助，在(王素農(nóng))實驗室完成。(請在以上括號內(nèi)填寫課題或課題組負責(zé)人或?qū)嶒炇颐Q，未有此項聲明內(nèi)容的，可以不作特別聲明。)聲明人(簽名

2、)：裼^J，端＼汐“年』月啡日摘要阻抗是電子線路中的重要參數(shù)之一，它是電子線路中，變壓器等多種應(yīng)用中基本元件構(gòu)成。阻抗特性的獲取和分析可以找出回路中是否有短路斷路或者其他故障錯誤，因此無論對現(xiàn)在還是今后的電子研發(fā)領(lǐng)域至關(guān)重要。目前傳統(tǒng)的阻抗測試系統(tǒng)常采用模擬鑒相器實現(xiàn)，數(shù)字電橋的研究也多在數(shù)字處理中運用正交信號。數(shù)字電橋的研究也是阻抗測量領(lǐng)域的熱潮。本文提出一種實現(xiàn)阻抗分析中平衡電橋的新穎方法。這種方法能夠排除了模擬平衡電橋中運算放大器

3、的頻率性能限制，零漂和模擬鑒相器中乘法器和積分器的時漂和累積誤差等不足，運用可編程設(shè)定頻率，幅值，相位的直接數(shù)字合成器，設(shè)計同步時鐘，使得測試待測元件或網(wǎng)絡(luò)的DDSl輸出的信號源和調(diào)零端的DDS2信號輸出保持相位差鎖定，同時設(shè)計低通濾波器保證信號不失真生成和傳輸?shù)幕A(chǔ)上，運用全差分運算放大器實現(xiàn)，降低對噪聲的敏感度，并將差分ADC數(shù)據(jù)并口輸出到STM32F407的FSMC結(jié)合的DMA控制器，完成數(shù)據(jù)的獨立高速傳輸。通過采用奈奎斯特采樣定

4、理，避免信號重疊，以完全重構(gòu)出原始信號，運用FFT計算出所需相位和幅值，設(shè)置調(diào)零端的DDS2輸出，以保證橋臂的平衡點平衡，并根據(jù)倆DDS輸出和參考電阻的選取，運用歐姆定律即可算出待測元件或網(wǎng)絡(luò)的交流阻抗譜。設(shè)計的系統(tǒng)在FFT處理后維持在O35％的幅值相對誤差和05％的相位相對誤差，達到系統(tǒng)設(shè)計的基本要求。單個元件阻抗的測量相對誤差保持在5％內(nèi)，證明了該方法的可行性。并分析無源串并聯(lián)網(wǎng)絡(luò)測試中誤差來源，得出系統(tǒng)在單元件測量性能上表現(xiàn)出精度