放電等離子體推進(jìn)火花能量控制系統(tǒng)的高速數(shù)據(jù)采集處理技術(shù)研究.pdf

1、放電等離子體推進(jìn)技術(shù)是近年來(lái)發(fā)展起來(lái)的航天推進(jìn)方式的一種，它與傳統(tǒng)的化學(xué)推進(jìn)一起完成航天器的發(fā)射與姿態(tài)調(diào)整。放電等離子體推進(jìn)由于具有較大的比沖和較小的推力，因此主要用來(lái)實(shí)現(xiàn)飛行器姿態(tài)控制、軌道變換與動(dòng)力補(bǔ)償?shù)?。本文從放電等離子體推進(jìn)中放電火花能量控制系統(tǒng)的組成需要，對(duì)高速數(shù)據(jù)采集處理技術(shù)進(jìn)行了比較系統(tǒng)的研究。
　　 研究、分析設(shè)計(jì)了基于FPGA和DSP的兩路高速數(shù)據(jù)采集系統(tǒng)。通過(guò)同時(shí)實(shí)時(shí)采樣等離子體放電電壓和經(jīng)過(guò)處理變換后的放電

2、電流信號(hào)，經(jīng)過(guò)積分后可得到放電能量。FPGA控制高速數(shù)據(jù)采集系統(tǒng)的采集與存儲(chǔ)工作。高速ADC采樣工作頻率在100MHz上，在兩次采樣時(shí)間間隔內(nèi)，F(xiàn)PGA讀入ADC數(shù)據(jù)并通過(guò)FIFO緩存后及時(shí)存入128MbitsSDRSDRAM中。DSP與FPGA接口采用EMIFA方式，在FPGA采樣結(jié)束后，DSP可以通過(guò)FPGA讀取SDRAM中數(shù)據(jù)進(jìn)行進(jìn)一步處理。最后，DSP還負(fù)責(zé)將處理后的數(shù)據(jù)通過(guò)物理層網(wǎng)卡芯片傳輸給PC機(jī)進(jìn)行顯示。
　　 高

3、速數(shù)據(jù)采集系統(tǒng)的組成包括系統(tǒng)硬件設(shè)計(jì)和系統(tǒng)軟件設(shè)計(jì)兩部分。系統(tǒng)選用的主要器件型號(hào)分別是:DSP(TMS320C6747)、FPGA(EP2C5Q208)、ADC(ADC08100)、SDRSDRAM(K4S281632)、網(wǎng)卡芯片(BCM5221)。系統(tǒng)軟件設(shè)計(jì)主要包括FPGA采樣存儲(chǔ)管理、DSP與FPGA通信、串口調(diào)試編程等。
　　 最后，利用MFC設(shè)計(jì)了基于串口的顯示器軟件。通過(guò)實(shí)驗(yàn)，在示波器和Signal-Taps中顯示采