邏輯門(mén)電路測(cè)試一共2周_第1頁(yè)
已閱讀1頁(yè)，還剩9頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、(一)實(shí)驗(yàn)一、邏輯門(mén)電路測(cè)試一（共實(shí)驗(yàn)一、邏輯門(mén)電路測(cè)試一（共2周）周）一、實(shí)驗(yàn)內(nèi)容：一、實(shí)驗(yàn)內(nèi)容：1測(cè)量DTL與非門(mén)74LS00參數(shù)（1）測(cè)量一個(gè)與非門(mén)2輸入端的Ird（2）測(cè)量一個(gè)與非門(mén)2輸入端的Vs、Vx、VOH、VOL（3）測(cè)量一個(gè)與非門(mén)2輸入端的Rs和Rx（4）測(cè)量輸入端分別接高低電平情況下，芯片靜態(tài)空載及有載功耗（5）測(cè)量芯片動(dòng)態(tài)有載功耗，輸入方波頻率定為1kHz、100kHz、1MHz2選擇CD4011，重做內(nèi)容1中的（4

2、）和（5）項(xiàng)3觀測(cè)CD4011的輸入輸出傳輸特性（1）用示波器雙通道觀測(cè)該芯片的輸入輸出電壓傳輸特性曲線（2）輸入100kHz方波信號(hào)，記錄輸入輸出的電壓波形，估算該門(mén)電路的平均延遲時(shí)間二、思考題二、思考題1、2、3(三)實(shí)驗(yàn)三、單穩(wěn)態(tài)電路與無(wú)穩(wěn)態(tài)電路實(shí)驗(yàn)三、單穩(wěn)態(tài)電路與無(wú)穩(wěn)態(tài)電路一、實(shí)驗(yàn)內(nèi)容：一、實(shí)驗(yàn)內(nèi)容：1用阻容延遲電路組成單穩(wěn)態(tài)及無(wú)穩(wěn)態(tài)電路（1）按圖E32用74LS00組成單穩(wěn)態(tài)電路，觀察并記錄各點(diǎn)信號(hào)波形；（選做選做）用雙脈沖信

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論