成形濾波器設(shè)計

1、1.在本設(shè)計的軟件流程詳見系統(tǒng)框圖。由于模塊很多所以在此不再一一介紹。下面是設(shè)計中的幾個主要模塊。其中分頻模塊，串并并串模塊比較簡單，所以不再介紹。信道估計模塊的算法采用自己的LS算法。上變頻DDC由于邊頻很高，所以擬采用AD公司的ad9857，如果板子上沒有專用器件的話，則改成基于FPGA的DDC。下邊頻在FPGA中作。串并變換差分相位編碼LPFLPF放大器碼流mIkmQkmkIkQcos()cwtsin()cwt?()st圖1π4D

2、QPSK調(diào)制框圖??coswtsinwtLPFLPF抽樣抽樣差分相位解碼并串變換W(t)Z(t)11kkkkWWZZ???11kkkkZWWZ???kWkZ1()kkectgf?kekfk?:圖2π4DQPSK解調(diào)框圖數(shù)據(jù)存儲模塊內(nèi)插模塊N=8成形濾波模塊FPGA與AD9857接口電路基帶信號數(shù)據(jù)截短模塊AD9857運放MAX4103時鐘分頻模塊系統(tǒng)時鐘同步幀頭模塊差分編碼模塊串并變換模塊巴克碼發(fā)生器8PSK中頻信號圖38PSK調(diào)制框圖

3、和頂層原理圖2調(diào)制解調(diào)器的系統(tǒng)實現(xiàn)在現(xiàn)代數(shù)字通信系統(tǒng)中，F(xiàn)PGA的應(yīng)用相當廣泛。尤其是在對基帶信號的處理和整個系統(tǒng)的控制中，F(xiàn)PGA不但能大大縮減電路的體積，提高電路的穩(wěn)定性，而且先進的開發(fā)工具使整個系統(tǒng)的設(shè)計調(diào)試周期大大縮短。本系統(tǒng)的核心算法也都是在FPGA中實現(xiàn)的。在調(diào)制端，數(shù)據(jù)首先在FPGA中完成信道編碼（本系統(tǒng)中此工作也可在（1）可以消除理想低通濾波器設(shè)計的困難，有一平滑的過渡帶；（2）通過引入滾降系數(shù)，改變傳輸信號的成形波形，

4、可以減小抽樣定時脈沖誤差所帶來的影響，即降低了碼間干擾（ISI）。升余弦濾波器的頻率響應(yīng)由下式?jīng)Q定：(21)11021111()[1cos(())]2222102fTTHfffTTTfT?????????????????????????????其中，是滾降因子。是符號間隔，（是符號速率）。整個系?T1sTR?sR統(tǒng)的絕對帶寬為(22)12sBR???該傳輸函數(shù)的時域響應(yīng)為(23)222sincos()14tTtThttTtT??????

5、?:由上式可以計算出，升余弦滾降信號在前后抽樣處的串擾始終為零，因而滿足抽樣值無失真的充要條件。滾降系數(shù)愈小，傳輸頻帶愈小，但波形的起?伏愈大，對接收端定時的要求增加。滾降系數(shù)愈大，雖然波形的起伏愈小，?但傳輸頻帶就愈大。當時，升余弦滾降信號變成了上面提到的理想低通濾0??波器，此時信號的頻帶最窄；當時，升余弦滾降信號的頻帶最寬，為理想1??低通濾波器的2倍。所以，升余弦滾降濾波器是以頻帶的擴大來換取碼間干擾的減小?？紤]到接收波形的再生