74ls74 鎖存器

1、第三部分第三部分時序邏輯電路時序邏輯電路導讀:如果電路在某一時刻的輸出狀態(tài)不僅取決于電路在這一時刻的輸入狀態(tài)，而且與電路過去的狀態(tài)有關，也就是說電路具有了記憶功能，這種電路就叫做時序邏輯電路。時序邏輯電路中能夠完成記憶功能的電路叫做觸發(fā)器，它是最重要、最基本的時序單元電路，所以，在第7章中將首先介紹常用觸發(fā)器的邏輯功能、電路結構、工作原理、特性及其描述方法等。觸發(fā)器和組合電路可以組成多種時序邏輯單元電路，如計數(shù)器、移位寄存器、隨機存儲器

2、等，在第8章中將介紹這些電路芯片的工作原理、電路組成、分析和設計方法等，同時介紹可編程時序邏輯器件及其在數(shù)字系統(tǒng)設計中的應用。7觸發(fā)器本章將按照觸發(fā)器的功能分類介紹觸發(fā)器的電路組成、工作原理、邏輯符號、特性描述等，其中包括RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T及T觸發(fā)器、施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)單元——定時器等。7.1RS觸發(fā)器7.1.1基本RS觸發(fā)器我們知道，1個非門，入高出低，入低出高；把2個非門串聯(lián)起來，如圖7.1.11(

3、a)所示，則入高出高，入低出低；如果象圖7.1.11(b)中的虛線那樣再把與輸入信號S同為高（或低）電平的輸出信號Q引回到輸入端并迅速移去輸入信號，則電路必將永久鎖定并保存原來的輸入狀態(tài)，所以，這種電路稱為鎖存器。鎖存器中的2個非門總是1個導通另1個關斷，只有這兩種穩(wěn)定狀態(tài)，因此鎖存器也叫做雙穩(wěn)態(tài)。在一種穩(wěn)態(tài)下，輸出處于高電平，即Q=1，我們說電路為1狀態(tài)；在另一種穩(wěn)態(tài)下，輸出處于低電平，即Q=0，我們說電路為0狀態(tài)；這樣，我們就可以用

4、鎖存器保存數(shù)字0和1了。1個用或非門接成非門而組成的鎖存器電路如圖7.1.11(c)所示，如果將圖(c)中的2個第7章觸發(fā)器141況應當不使用、不允許或者盡量避免。以上4種情況已匯總在表7.1.11中，此表稱為RS觸發(fā)器的功能表或特性表。用圖7.1.12所示的卡諾圖化簡，得Qn1=SQn（7.1.1R1a）SR=0（7.1.11b）式（7.1.11）稱為RS觸發(fā)器的特性方程，其中式（7.1.11b）稱為約束方程。特性表、特性方程和以后將

5、要講到的狀態(tài)表、狀態(tài)轉換圖是描述觸發(fā)器功能的主要方法，有時還會用到波形圖（或稱時序圖）。表7.1.11RS觸發(fā)器的特性表RS觸發(fā)器也可以用與非門構成，如圖7.1.13(a)所示，其特性表和特性方程與上述相同，只是由于與非門是低電平信號起作用，所以觸發(fā)信號用、表示，電路符號如圖RS7.1.13(b)所示，圖中2個輸入端處的小圓圈“?”表示低電平觸發(fā)有效。用高電平觸發(fā)的RS觸發(fā)器的電路符號如圖7.1.11(e)所示。電路符號中有2個輸出端，

6、其中有“?”的輸出端是互補輸出。Q圖7.1.13用與非門構成的基本RS觸發(fā)器(a)電路(b)低電平觸發(fā)的RS觸發(fā)器的電路符號7.1.2同步RS觸發(fā)器YRSQn0001111001001110輸入輸出RSQnQn100000011保持01010111置110001010清0110111不定圖7.1.12RS觸發(fā)器的狀態(tài)卡諾圖123???????21??B???????????????????????????????????????????