數(shù)字脈沖寬度調(diào)制技術(shù)的發(fā)展

1、數(shù)字脈沖寬度調(diào)制技術(shù)的發(fā)展數(shù)字脈沖寬度調(diào)制技術(shù)的發(fā)展摘要：摘要：數(shù)字脈沖寬度調(diào)制（DPWM，DigitalPulseWidthModulation）是數(shù)字控制功率變換電路的核心。DPWM能產(chǎn)生開關(guān)功率器件的所需的開關(guān)控制信號(hào)，且具有易集成、開關(guān)頻率高、性能穩(wěn)定等特點(diǎn)。近年來，學(xué)者們?cè)趥鹘y(tǒng)的DPWM基礎(chǔ)上，提出新型的、性能更優(yōu)的電路結(jié)構(gòu)，致力于提高DPWM的分辨率和開關(guān)信號(hào)頻率，從而改善DPWM以及整個(gè)電源芯片的性能。本文概述了DPWM技

2、術(shù)的發(fā)展。關(guān)鍵字：關(guān)鍵字：數(shù)字脈沖寬度調(diào)制；實(shí)現(xiàn)方案；設(shè)計(jì)目標(biāo)。DevelopmentofDigitalPulseWidthModulationAbstract–DPWM(DigitalPulseWidthModulation)isthekeymoduletodigitallycontrolledpowerconverter.DPWMgeneratesnecessaryswitchsignalfpowercomponentswithpr

3、opertiesoftheabilityofintegrationhighswitchsignalfrequencystableperfmance.DuringpastyearsbasedontraditionalDPWMstructuresresearchershaveproposednovelbetterstructureswhichincreasesresolutionswitchfrequencyofDPWM.Thispaper

4、outlinesthedevelopmentofDPWM:firstlytheprinciplesimplementationsoftraditionalDPWMareanalyzedsomedesignobjectivesareconcludedthenseveralnovelimplementationsbasedonFPGA(FieldProgrammableGateArray)aredescribedlastlyfurtherd

5、etailsofperfmancesomesolutionsaregiven.Keywds–DPWMimplementationdesignobjectives.1引言引言電力電子技術(shù)是利用開關(guān)功率器件對(duì)電能進(jìn)行高效變換的技術(shù)。在電力電子技術(shù)的應(yīng)用中，功率變換電路的作用是將輸入的電能轉(zhuǎn)換為負(fù)載工作所需的電能，而實(shí)際電路的工作需要外加的一定頻率、占空比的開關(guān)控制信號(hào)。功率變換電路的控制器可以提供這樣的信號(hào)。而隨著電力電子技術(shù)的進(jìn)步，控制器

6、起著日益重要的作用?？紤]一個(gè)具有代表性的由數(shù)字控制器控制的穩(wěn)壓器（VRVoltageRegulat），圖1給出了穩(wěn)壓器的系統(tǒng)框圖。工作負(fù)載是一個(gè)數(shù)字處理芯片，如FPGA、DSP（DigitalSignalProcess）等。輸入電能是通過交流直流變換電路變換產(chǎn)生的直流信號(hào)或者來自電池的直接供電。輸入電能通過框圖內(nèi)的直流直流變換電路進(jìn)行處理，產(chǎn)生的輸出電能滿足芯片對(duì)輸入電壓、阻抗等特性的要求。直流直流變換電路通常由開關(guān)功率器件、電感和電容

7、構(gòu)成，常見的電路如Buck電路和Boost電路。位于框圖下方的數(shù)字控制器由模擬數(shù)字轉(zhuǎn)換器（ADCAnalogtoDigitalConverter）、數(shù)字調(diào)制器（DigitalModulat）等部分組成。其中，ADC采樣模擬的輸出電能信號(hào)，利用數(shù)字控制器內(nèi)的嵌入式微控制器或者DSP進(jìn)行運(yùn)算，再通過數(shù)字調(diào)制器產(chǎn)生功率器件的開關(guān)控制信號(hào)。的設(shè)計(jì)目標(biāo)；在此基礎(chǔ)上，描述一些基于FPGA的新型實(shí)現(xiàn)方案；最后，簡(jiǎn)述DPPWM更多的性能細(xì)節(jié)以及部分改善

8、方法。2.DPWM的傳統(tǒng)實(shí)現(xiàn)方案的傳統(tǒng)實(shí)現(xiàn)方案DPWM的實(shí)現(xiàn)方案多種多樣，但其實(shí)現(xiàn)原理是一致的，這將在2.1中進(jìn)行討論。而基于2.1的原理，兩種最基本的實(shí)現(xiàn)方案分別在2.2和2..3中進(jìn)行討論和分析?；?.2和2.3中的基本方案，2.4給出了一種混合型結(jié)構(gòu)的方案。最后，2.5對(duì)DPWM的設(shè)計(jì)目標(biāo)進(jìn)行了總結(jié)，為后文中一些新型的DPWM結(jié)構(gòu)的提出作了鋪墊。2.1實(shí)現(xiàn)原理實(shí)現(xiàn)原理圖1中，數(shù)字控制器的AD部分采樣模擬輸出電壓信號(hào)Vout，通過

9、數(shù)字處理芯片的運(yùn)算，得到n位的占空比控制序列d[n10]。序列d是DPW的輸入信號(hào)，控制DPWM產(chǎn)生具有相應(yīng)脈沖寬度的脈沖控制信號(hào)。DPWM概念結(jié)構(gòu)框圖如圖2所示，振蕩器（OSCOscillat）產(chǎn)生時(shí)鐘脈沖fs，即開關(guān)控制信號(hào)的頻率。時(shí)間量化器（TimeQuanntizer）將一個(gè)周期的時(shí)間劃分為若干個(gè)以td為寬度的時(shí)間片。在一個(gè)周期剛開始時(shí)，DPWM輸出信號(hào)被RS鎖存器置為高電平。d序列作為數(shù)字比較器（DigitalComparat

10、r）的選擇閾值，在若干個(gè)時(shí)間片中選擇一個(gè)，在這個(gè)時(shí)間片后，DPW輸出被置為低電平，從而產(chǎn)生了具有一定占空比的開關(guān)控制信號(hào)。圖2.DPWWM的概念結(jié)構(gòu)框圖2.2計(jì)數(shù)器計(jì)數(shù)器比較器實(shí)現(xiàn)方案比較器實(shí)現(xiàn)方案利用計(jì)數(shù)器和比較器（CounterCompparat）實(shí)現(xiàn)DPWM是最基本的實(shí)現(xiàn)方法。后續(xù)的電路均是以該方案為基礎(chǔ)進(jìn)行改進(jìn)和設(shè)計(jì)的。圖3給出了該方案實(shí)現(xiàn)的波形示意圖。計(jì)數(shù)器在基準(zhǔn)頻率為fclk的同步時(shí)鐘的作用下進(jìn)行循環(huán)計(jì)數(shù)。當(dāng)計(jì)數(shù)值小于占空比