fpga課程設(shè)計--交通燈設(shè)計

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數(shù)：22 大?。?37.50KB 人氣指數(shù)：12 舉報 版權(quán)申訴

已閱讀1頁，還剩21頁未讀，繼續(xù)免費閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、　　目錄　　1.設(shè)計思路1　　1.1設(shè)計思想1　　1.2 系統(tǒng)功能與要求1　　1.3總體設(shè)計2

2、　　2.主要模塊設(shè)計程序4　　2.1時基脈沖發(fā)生模塊4　　2.2技術(shù)及紅綠燈控制模塊5　　2.3譯碼模塊9　　2.4主程序11

3、;　　3. 所實現(xiàn)功能說明14　　3.1實現(xiàn)功能14　　3.2仿真波形14　　4. 所設(shè)計原理圖及故障分析15　　5.心得體會17　　參考文獻

4、18　　附錄1 元件清單19　　附錄2 管腳20　　1.設(shè)計思路　　1.1設(shè)計思想　　交通

5、燈是城市交通監(jiān)管系統(tǒng)的重要組成部分，對于保證機動車輛的安全運行，維持城市道路的順暢起到了重要作用。目前很多城市交叉路口的交通燈實行的是定時控制，燈亮的時間是預先設(shè)定好的，在時間和空間方面的應變性能較差，一定程度上造成了交通資源的浪費，加重了道路交通壓力。本文在EDA技術(shù)的基礎(chǔ)上，利用FPGA的相關(guān)知識設(shè)計了交通燈控制系統(tǒng)，可以根據(jù)實際情況對燈亮時間進行自由調(diào)整，整個設(shè)計系統(tǒng)通過Max+PlusⅡ軟件進行了模擬仿真，并下載到FPGA器件中

6、進行硬件的調(diào)試，驗證了設(shè)計的交通信號燈控制電路完全可以實現(xiàn)預定的功能，具有一定的實用性。　　1.2 系統(tǒng)功能與要求　　交通燈控制器控制兩個主干道交叉路口的交通，路口車輛多，直行信號、左轉(zhuǎn)彎信號分開顯示，a，b兩個主干道的通行時間相等，其中指示直行的綠燈亮30 s，指示左轉(zhuǎn)彎的綠燈亮12 s，綠燈變至紅燈時，黃燈亮3 s，以便于車輛能停在停車線內(nèi)，紅燈信號

7、的最后3 s相應的黃燈也同時亮，以便提示駕駛?cè)藛T準備起步。在兩個主干道路口都配備傳感器用來檢測有無車輛通行。當兩個主干道都有車輛時，自動處于主干道a綠燈，主干道b紅燈的狀態(tài)，然后輪流切換通行。當主干道a無車輛時，自動處于主干道b綠燈，主干道a紅燈的狀態(tài)；反之亦然，以提高通行效率。　　所設(shè)計的交通信號燈控制電路，主要適用于在兩條干道匯合點形成的十字交叉路口，路口設(shè)計兩組紅綠燈分別對兩個方向上的交通

8、運行狀態(tài)進行管理。交通燈的持續(xù)閃亮時間由鍵盤輸入控制。燈亮規(guī)則為：當B方向的紅燈亮時，A方向?qū)G燈亮，由綠燈轉(zhuǎn)換成紅燈的過渡階段黃燈亮，即B方向紅燈亮的時間等于A方向綠燈和黃燈亮的時間之和。同理，當A方向的紅燈變亮時，B方向的交通燈也遵循此規(guī)則。各干道上安裝有數(shù)碼管，以倒計時的形式顯示本道各信號燈閃亮的時間。當出現(xiàn)特殊情況時，各方向上均亮紅燈，倒計時停止。特殊運行狀態(tài)結(jié)束后，控制器恢復原來的狀態(tài)，繼續(xù)運行。&l

9、t;p>　　圖1 十字路口示意圖　　1.3總體設(shè)計　　首先由晶振產(chǎn)生出發(fā)信號，由控制器處理成1HZ的時鐘，利用此時鐘進行計數(shù)，通過判斷計數(shù)的值來控制交通燈的亮滅。通過每種燈亮的時間總數(shù)與計數(shù)值比較得到數(shù)碼管應該顯示的數(shù)值，利用分位程序?qū)⑵浞殖墒缓蛡€位。通過譯碼電路來實現(xiàn)數(shù)碼管的顯示。本實驗所使用的芯片為EPF

10、10K10LC84-4。整個系統(tǒng)主要由計數(shù)模塊、控制模塊、分頻模塊、分位模塊以及顯示電路構(gòu)成。其中分頻模塊主要將系統(tǒng)輸入的基準時鐘信號轉(zhuǎn)換為1 Hz的激勵信號，驅(qū)動計數(shù)模塊和控制模塊工作?？刂颇K根據(jù)計數(shù)器的計數(shù)情況對交通燈的亮滅及持續(xù)時間進行控制，并通過分位電路將燈亮時間以倒計時的形式通過數(shù)碼管顯示出來。 　　由設(shè)計任務要求可知，輸入部分有：CLK時鐘頻率輸入，可由實驗板上直接提供，為準確確定

11、時間長度，選擇High擋的1MHz高平信號；無車狀態(tài)按鍵KEY，當按一下鍵，表示路上無車，信息學院路道路顯示紅燈，東風路顯示綠燈。有車時兩路紅綠交替。　　輸出部分有：東西方向和南北方向各使用4個LED顯示，紅黃綠各代表紅黃綠燈，綠燈和另一個紅燈同時亮時為左轉(zhuǎn)時間；東西方向和南北方向計時均為2位數(shù)，共需要4個LED七段數(shù)碼管顯示。Time信號輸出顯示的內(nèi)容。

12、;　　圖2 總體設(shè)計圖　　2.主要模塊設(shè)計程序　　2.1時基脈沖發(fā)生模塊　　在紅綠燈交通信號系統(tǒng)中，大多數(shù)的情況是通過自動控制的方式指揮交通的。因此，為了避免意外事件的發(fā)生，電路必須給出一個穩(wěn)定的時鐘才能讓系統(tǒng)正常的工作。因此時鐘發(fā)生模塊最主要的功能就是產(chǎn)生一些穩(wěn)定的輸出信號

13、，并將其用做后面幾個電路的使能控制與同步信號。通過編程實現(xiàn)1Hz脈沖的產(chǎn)生，程序如下所示。　　Library IEEE ; 　　use IEEE.std_logic_1164.all ;　　ENTITY CLKGEN IS　　PORT( CLK:IN ST

14、D_LOGIC;　　CLK1:OUT STD_LOGIC);　　END CLKGEN;　　ARCHITECTURE behav OF CLKGEN IS　　SIGNAL CNTER:INTEGER RANGE 0 TO 25000000;<p

15、>　　BEGIN　　PROCESS(CLK) BEGIN　　IF CLK'EVENT AND CLK='1' THEN　　IF CNTER=25000000 THEN CNTER<=0;<

16、p>　　ELSE CNTER<=CNTER+1; 　　END IF;　　END IF;　　END PROCESS;　　PROCESS(CNTER)

17、　　BEGIN　　IF CNTER=12500000 THEN CLK1<='1';　　END IF;　　IF CNTER=25000000 THEN CLK1<='0';&

18、lt;/p>　　END IF;　　END PROCESS;　　END behav;　　2.2計數(shù)及紅綠燈控制模塊　　南北向和東西向各有一組紅黃綠燈，各自持續(xù)的時間為分別為25s、5s、20s。通過編程可以實

19、現(xiàn)控制各通道的計數(shù)控制且輸出為二進制數(shù)，并且可以控制各燈的亮滅情況，高電平為亮，低電平為滅。　　東西向模塊程序為：　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_

20、logic_unsigned.all;　　entity daolu1 is　　port(　　clk:in std_logic;　　timel:out std_logic_vector(4 downto 0);

21、　　r,g,t:out std_logic);　　end daolu1;　　architecture daodu of daolu1 is　　type color is(green,yellow,red);　　begin<

22、/b>　　process(clk)　　variable reset:std_logic:='0';　　variable tempr,tempg,tempt:std_logic;　　variable temp_l:std_logic_vector(4

23、downto 0);　　variable temp_color:color:=green;　　begin　　if(clk'event and clk='1')then　　case temp_color is&

24、lt;/p>　　when yellow=>　　tempr:='1';　　tempg:='0';　　tempt:='0';　　case reset is<

25、p>　　when '0' =>　　temp_l:="00100";　　reset:='1';　　when others =>　　case temp_l is

26、;　　when "00000"=>　　temp_l:="11000";　　temp_color:=red;　　when others=>　　temp_l:=temp_l-1;&l

27、t;b>　　end case;　　end case;　　when green=>　　tempr:='0';　　tempg:='0';<p&

28、gt;　　tempt:='1';　　case reset is　　when '0' =>　　temp_l:="10011";　　reset:='1';

29、;　　when others =>　　case temp_l is　　when "00000"=>　　temp_l:="00100";　　temp_color:=yellow;<

30、p>　　when others=>　　temp_l:=temp_l-1;　　end case;　　end case;　　when red=><

31、p>　　tempr:='0';　　tempg:='1';　　tempt:='0';　　case reset is　　when '0' =>

32、temp_l:="11000";　　reset:='1';　　when others =>　　case temp_l is　　when "00000"=>　　t

33、emp_l:="10011";　　temp_color:=green;　　when others=>　　temp_l:=temp_l-1;　　end case;<

34、;b>　　end case;　　end case;　　end if;　　timel<=temp_l;　　r<=tempr;<p

35、>　　g<=tempg;　　t<=tempt;　　end process;　　end;　　南北向模塊程序為：</b&

36、gt;　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　entity daolu2 is　　port

37、(　　clk:in std_logic;　　time2:out std_logic_vector(4 downto 0);　　r1,g1,t1:out std_logic　　);&

38、lt;p>　　end daolu2;　　architecture daolu of daolu2 is　　type color is(red,green,yellow);　　begin　　process(clk)</p&g

39、t;　　variable reset:std_logic:='0';　　variable tempr,tempg,tempt:std_logic;　　variable temp_l:std_logic_vector(4 downto 0);　　variable temp_co

40、lor:color:=red;　　begin　　if(clk'event and clk='1')then　　case temp_color is　　when yellow=>

41、　　tempr:='1';　　tempg:='0';　　tempt:='0';　　case reset is　　when '0' =>

42、　　temp_l:="00100";　　reset:='1';　　when others =>　　case temp_l is　　when "00000"=>

43、　temp_l:="11000";　　temp_color:=red;　　when others=>　　temp_l:=temp_l-1;　　end case;<

44、;b>　　end case;　　when green=>　　tempr:='0';　　tempg:='0';　　tempt:='1';　　case

45、reset is　　when '0' =>　　temp_l:="10011";　　reset:='1';　　when others =>　　case tem

46、p_l is　　when "00000"=>　　temp_l:="00100";　　temp_color:=yellow;　　when others=>　　temp_l:=tem

47、p_l-1;　　end case;　　end case;　　when red=>　　tempr:='0';　　tempg:=&

48、#39;1';　　tempt:='0';　　case reset is　　when '0' =>　　temp_l:="11000";　　reset:

49、='1';　　when others =>　　case temp_l is　　when "00000"=>　　temp_l:="10011";　　temp_co

50、lor:=green;　　when others=>　　temp_l:=temp_l-1;　　end case;　　end case;　　end c

51、ase;　　end if;　　time2<=temp_l;　　r1<=tempr;　　g1<=tempg;　　t1<=tempt;<p&

52、gt;　　end process;　　end;　　2.3譯碼模塊　　計數(shù)控制電路輸出為二進制碼，要想用數(shù)碼管顯示計數(shù)需要把二進制碼變?yōu)槠叨未a。通過編程先把二進制碼轉(zhuǎn)換為BCD碼再把BCD碼轉(zhuǎn)換為七段碼實現(xiàn)程序如下：

53、　　將二進制碼轉(zhuǎn)化為ＢＣＤ碼的程序如下：　　library ieee;　　use ieee.std_logic_1164.all;　　entity yima is　　port (time : in std_logic_vector(4 downto 0)

54、;　　tim : out std_logic_vector(7 downto 0));　　end yima;　　architecture one of yima is　　begin</p&

55、gt;　　process(time)　　begin　　case time is　　when "00000" => tim <= "00000000";　　whe

56、n "00001" => tim <= "00000001";　　when "00010" => tim <= "00000010";　　when "00011" => tim <= "00000011&quo

57、t;;　　when "00100" => tim <= "00000100";　　when "00101" => tim <= "00000101";　　when "00110" =>

58、 tim <= "00000110";　　when "00111" => tim <= "00000111";　　when "01000" => tim <= "00001000";

59、　when "01001" => tim <= "00001001";　　when "01010" => tim <= "00010000";　　when "01011" => tim <= "00010001

60、";　　when "01100" => tim <= "00010010";　　when "01101" => tim <= "00010011";　　when "01110" =

61、> tim <= "00010100";　　when "01111" => tim <= "00010101";　　when "10000" => tim <= "00010110";<p&

62、gt;　　when "10001" => tim <= "00010111";　　when "10010" => tim <= "00011000";　　when "10011" => tim <= "0001

63、1001";　　when "10100" => tim <= "00100000";　　when "10101" => tim <= "00100001";　　when "10110&quo

64、t; => tim <= "00100010";　　when "10111" => tim <= "00100011";　　when "11000" => tim <= "00100100";&l

65、t;p>　　when others => NULL;　　end case;　　end process;　　end;　　將ＢＣＤ碼轉(zhuǎn)化為七段碼的程序如下：<

66、p>　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　entity yima1 is　　port (jin : in std_logic_vector(3

67、 downto 0);　　chu : out std_logic_vector(6 downto 0));　　end yima1;　　architecture art of yima1 is　　begin&l

68、t;p>　　process (jin) is　　begin　　case jin is　　when "0000"=>chu<="0111111";　　when "000

69、1"=>chu<="0000110";　　when "0010"=>chu<="1011011";　　when "0011"=>chu<="1001111";　　whe

70、n "0100"=>chu<="1100110";　　when "0101"=>chu<="1101101";　　when "0110"=>chu<="1111101";<

71、;p>　　when "0111"=>chu<="0000111";　　when "1000"=>chu<="1111111";　　when "1001"=>chu<="1101111";<

72、/p>　　when others=>chu<="0000000";　　end case;　　end process;　　end architecture art；<b&

73、gt;　　2.4主程序　　在紅綠燈交通信號系統(tǒng)中，大多數(shù)的情況是通過自動控制的方式指揮交通的。主程序從整體上把握程序流程，程序如下所示。　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.st

74、d_logic_unsigned.all;　　entity jtd is　　port(clk:in std_logic;　　r,g,t,r1,g1,t1:out std_logic;　　dout1,dout2,dout3,dout4:out std_logic_vect

75、or(6 downto 0));　　end entity jtd;　　architecture art of jtd is　　component clkgen daolu1 is　　port(

76、;　　clk:in std_logic;　　clk1:out std_logic);　　end componentclkgen;　　component daolu1 is　　port(

77、　clk:in std_logic;　　timel:out std_logic_vector(4 downto 0);　　r,g,t:out std_logic);　　end component daolu1;　　component daolu2 is</p&

78、gt;　　port(　　clk:in std_logic;　　time2:out std_logic_vector(4 downto 0);　　r1,g1,t1:out std_logic);　　end c

79、omponent daolu2;　　component yima is　　port (time : in std_logic_vector(4 downto 0);　　tim : out std_logic_vector(7 downto 0));　　end compo

80、nent yima;　　component yima1 is　　port (shr : in std_logic_vector(4 downto 0);　　chu : out std_logic_vector(7 downto 0));　　end component y

81、ima1;　　signal ad1,ad2:std_logic_vector(4 downto 0);　　signal ac1,ac2:std_logic_vector(7 downto 0);　　begin　　u0：clkgen p

82、ort map(clk1=>clk)　　u1:daolu1 port map(clk=>clk,g=>g,t=>t,r=>r,timel=>ad1);　　u2:daolu2 port map(clk=>clk,g1=>g1,t1=>t1,r1=>r1,time2=>ad2);</p&

83、gt;　　u3:yima port map(time=>ad1,tim=>ac1);　　u4:yima port map(time=>ad2,tim=>ac2);　　u5:yima1 port map(shr=>ac1(3 downto 0),chu=>dout1);&

84、lt;p>　　u6:yima1 port map(shr=>ac1(7 downto 4),chu=>dout2);　　u7:yima1 port map(shr=>ac2(3 downto 0),chu=>dout3);　　u8:yima1 port map(shr=>ac2(7 downto 4),chu=>

85、dout4);　　end architecture art;　　3. 所實現(xiàn)功能說明　　3.1實現(xiàn)功能　　東風路和信息學院路各有一組綠，轉(zhuǎn)彎，紅，黃燈，各自的持續(xù)時間分別為10s，10s，25s，5s；當無車情況時，東風路（daolu

86、1）顯示綠燈，信息學院路（daolu2）顯示紅燈。當情況結(jié)束后，控制器恢復原來狀態(tài)，繼續(xù)正常工作。用兩組數(shù)碼管，以倒計時方式顯示兩個方向允許通行或禁止通行的剩余時。　　3.2仿真波形　　圖3　　圖4&

87、lt;/p>　　4. 所設(shè)計原理圖及故障分析　　圖5 交通燈控制原理圖　　所設(shè)計的交通信號燈控制電路，主要適用于在兩條干道匯合點形成的十字交叉路口，路口設(shè)計兩組紅綠燈分別對兩個方向上的交通運行狀態(tài)進行管理。交通燈的持續(xù)閃亮時間由鍵盤輸入控制。燈亮規(guī)則為：當B方向的紅燈亮時，A方向?qū)G燈亮，由綠燈轉(zhuǎn)換成紅燈的過渡階段黃燈亮，即

88、B方向紅燈亮的時間等于A方向綠燈和黃燈亮的時間之和。同理，當A方向的紅燈變亮時，B方向的交通燈也遵循此規(guī)則。各干道上安裝有數(shù)碼管，以倒計時的形式顯示本道各信號燈閃亮的時間。當出現(xiàn)特殊情況時，各方向上均亮紅燈，倒計時停止。特殊運行狀態(tài)結(jié)束后，控制器恢復原來的狀態(tài)，繼續(xù)運行。　　系統(tǒng)的硬件設(shè)計及調(diào)試：所設(shè)計的這個系統(tǒng)的主要邏輯設(shè)計由一片型號為EPlK30TC144-3芯片完成，編寫的VHDL源程序在

89、Altera公司的邏輯綜合工具Max+PlusⅡ下經(jīng)過編譯和功能仿真測試后，針對下載芯片進行管腳配置，下載到EPlK30TC144-3芯片中，進行相應的硬件調(diào)試，調(diào)試結(jié)果與軟件仿真的結(jié)果相吻合，驗證了設(shè)計完成了預定功能?；赩HDL設(shè)計交通燈控制器，外圍電路少、功耗低、可靠性高，便于系統(tǒng)功能的修改，設(shè)計效率高。　　故障及分析：<

90、p>　　對程序的選擇分支認識不清楚，case語句嵌套不正確，編譯后系統(tǒng)宏單元超出，修改嵌套關(guān)系后，宏單元大幅下降。　　將程序編譯引腳后，顯示不是如同波形。編寫一個5-8譯碼器加入后，可顯示正確。　　黃燈時閃爍問題解決：在黃燈控制線輸出和時鐘信號相與。　　5.心得體會&l

91、t;/p>　　通過綜合實驗的思考和設(shè)計，對一個項目的整體設(shè)計有了進一步認識，加深了對VHDL語言的了解，提高了編程能力。同時，鍛煉了獨立發(fā)現(xiàn)問題解決問題的能力，提高了個人素質(zhì)。利用硬件描述語言VHDL編程，借助Altera公司的Max+PlusⅡ軟件環(huán)境下進行了編譯及仿真測試，通過FPGA芯片實現(xiàn)了一個實用的交通信號燈控制系統(tǒng)，設(shè)計由于采用了EDA技術(shù)，不但大大縮短了開發(fā)研制周期，提高了設(shè)計效率，而且使系統(tǒng)具

92、有設(shè)計靈活，實現(xiàn)簡單，性能穩(wěn)定的特點。　　這是一次頗有收獲的實訓，這次的實訓中，我們更進一步體會到自主學習和團隊合作的樂趣與必要性。為了完成項目，在網(wǎng)絡(luò)上找到了許多相關(guān)資料，大大擴充自己的知識面，使許多以前想解決卻無法解決的困難迎刃而解，這才知道老師的良苦用心。相信以后的我不管是做網(wǎng)絡(luò)亦或是從事軟、硬件開發(fā)，都會有一個扎實的基礎(chǔ)和良好的開發(fā)習慣的。

93、　通過這次課程設(shè)計，加強了我們動手、思考和解決問題的能力。通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務，從而提高自己的實際動手能力和獨立思考的能力。　　這次課程設(shè)計終于順利完成了，我學也到很多實用的知識，學到了很多課內(nèi)學不到的東西，比如獨立思考解決問題，出現(xiàn)差錯的隨機應變，和與人合作共同

94、提高，都受益非淺。在此，感謝老師的細心指導！　　參考文獻　　[1] 全國大學生電子設(shè)計競賽組委會.全國大學生電子設(shè)計獲獎作品匯編[J].北京理工大學出版社，2005。　　[2] 康華光 .電子技術(shù)基礎(chǔ)-數(shù)字部分[M].高等教育出版社，1998。<

95、p>　　[3] 譚會生等 . EDA技術(shù)及應用[M].西安電子科技大學出版社，2001　　[4] 潘松，等.EDA技術(shù)實用教程[M].科學出版社，2006　　[5] 雷伏容 .VHDL電路設(shè)計[M].清華大學出版社，2006　　[6] Charles H.Roth，等.數(shù)字系統(tǒng)設(shè)計與VHDL[M].電子工

96、業(yè)出版社，2008　　附錄1 元件清單　　附錄2管腳　　CLK1綁定時鐘32MHZ　　LED[0]綁定LED6；--東西道紅燈　　LED[1]綁定LED7

97、；--東西道黃燈　　LED[2]綁定LED8；--東西道綠燈　　LED[3]綁定LED1；--南北道紅燈　　LED[4]綁定LED2；--南北道黃燈　　LED[5]綁定LED3；--南北道綠燈　　Dout1綁定數(shù)碼管1；</

眾賞文庫> 全部分類> 畢業(yè)設(shè)計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

fpga課程設(shè)計--交通燈設(shè)計

文檔簡介

溫馨提示

最新文檔

評論

fpga課程設(shè)計--交通燈設(shè)計

文檔簡介

溫馨提示

最新文檔

評論

免費下載