數(shù)字邏輯課程設計--數(shù)字式搶答器

1、<p>　　《數(shù)字邏輯》課程設計實驗報告</p><p><b>　　選題：數(shù)字式搶答器</b></p><p><b>　　目錄</b></p><p>　　課題：數(shù)字式搶答器3</p><p><b>　　一、設計說明3</b></p><

2、p><b>　　二、任務和要求3</b></p><p><b>　　1、設計要求3</b></p><p>　　2、采用的器件：4</p><p><b>　　三、設計思想、4</b></p><p><b>　　1、電路結(jié)構(gòu)4</b>&

3、lt;/p><p>　　2、輸入、輸出信號特征4</p><p>　　3、主要技術(shù)性能指標5</p><p><b>　　四、設計步驟：5</b></p><p><b>　　1、啟動電路：5</b></p><p><b>　　2、鎖存電路：6</b&

4、gt;</p><p><b>　　3、判斷電路：7</b></p><p>　　4、席位驅(qū)動電路：7</p><p><b>　　5、計時電路：8</b></p><p>　　6、動態(tài)掃描譯碼電路：9</p><p>　　7、復位電路：11</p>

5、<p><b>　　8、分頻器：12</b></p><p><b>　　9、搶答電路14</b></p><p>　　10、時序控制電路設計15</p><p>　　五、模擬結(jié)果及分析：17</p><p>　　1、總模擬結(jié)果軟件仿真顯示：17</p><p

6、>　　定時電路的仿真18</p><p>　　2、電路工作原理：19</p><p>　　六、心得體會：20</p><p><b>　　七、參考文獻21</b></p><p><b>　　課題：數(shù)字式搶答器</b></p><p><b>　　一、

7、設計說明</b></p><p>　　在進行智力競賽搶答時，需要參賽者分成若干組進行搶答，究竟是誰先誰后單憑主持人的眼睛是很難判斷的；在提問或回答時，往往都要有時間限制；另外，犯規(guī)要發(fā)出一種特殊的信號，以便主持人看得清、聽得到。要完成上述功能，需要一種“搶答器”。</p><p><b>　　二、任務和要求</b></p><p>

8、<b>　　1、設計要求</b></p><p>　?。?）搶答開始后，搶答器能準確地判斷出搶先者。并發(fā)出聲光報警，3秒后自動熄滅。</p><p>　?。?）搶答器具有互鎖功能，某組搶答后能自動封鎖其他各組的搶答信號。</p><p>　　（3）搶答具有限時功能。顯示檔次分別為5s、10s、15s，時間到時發(fā)出聲響，同時，時間要用數(shù)碼管顯示出

9、來。</p><p>　?。?）搶答者犯規(guī)或違章（主持人未說“開始搶答”時，參賽者搶先按鈕）時，應自動發(fā)出警告信號，以指示燈閃為標志。</p><p>　?。?）系統(tǒng)應具有一個總復位開關(guān)。</p><p><b>　　2、采用的器件：</b></p><p>　　74273，74160，74244，74LS148等，相應

10、的門器件；maxplus2軟件；EDA-V實驗箱（實驗箱上有可調(diào)數(shù)字信號源和蜂鳴器）等。</p><p><b>　　三、設計思想、</b></p><p><b>　　1、電路結(jié)構(gòu)</b></p><p>　　根據(jù)總體設計方案，將智力競賽搶答器劃分成四個子系統(tǒng)和一個控制器。輸入子系統(tǒng)由搶答鍵和鎖存電路組成；時間顯示子系統(tǒng)

11、由計時電路、動態(tài)掃描譯碼電路和LED數(shù)碼管組成；席位指示子系統(tǒng)由席位燈驅(qū)動電路、發(fā)光二極管組成；時鐘子系統(tǒng)由時鐘信號源、分頻器組成；控制器由啟動鍵、啟動電路、判斷電路和復位電路組成。</p><p>　　2、輸入、輸出信號特征</p><p>　　智力競賽搶答器的輸入信號是由啟動鍵和搶答鍵產(chǎn)生。啟動鍵和搶答鍵可產(chǎn)生短暫的單步脈沖信號。輸出信號是席位指示燈驅(qū)動信號和LED數(shù)碼管驅(qū)動信號。前者

12、高電平有效，后者低電平有效。</p><p>　　3、主要技術(shù)性能指標</p><p>　?。?）選手席位數(shù)量：設定為8個</p><p>　?。?）席位指示燈：LED發(fā)光二極管。正常搶答時燈亮，犯規(guī)搶答時燈閃，情況人為設定。</p><p>　　（3）搶答時間范圍：0s~30s</p><p>　?。?）時間顯示方式

13、：LED數(shù)碼管，兩位，共陰極，動態(tài)掃描。</p><p>　?。?）搶答速度識別時間：0.001s</p><p>　　（6）按鍵鎖定方式：自動</p><p>　?。?）復位方式：自動，延遲時間設定為9s</p><p><b>　　四、設計步驟：</b></p><p><b>　　

14、1、啟動電路：</b></p><p>　　啟動電路由D觸發(fā)器和與門組成。主持人按下啟動鍵時，從START端輸入一個脈沖，D觸發(fā)器被置成1狀態(tài)，即Q=1，表示選手可以搶答，同時計時電路開始計數(shù)，若主持人未按下啟動鍵就有選手搶答，F(xiàn)=1，表示搶答犯規(guī)，經(jīng)反相后時候使S=0，啟動電路處于保持狀態(tài)，再按啟動鍵無效。/CLRN為清零端，與復位電路輸出端/END9連接，低電平有效。</p><

15、;p><b>　　電路圖如下所示：</b></p><p><b>　　2、鎖存電路：</b></p><p>　　由74273和與門組成。D1~D8與搶答鍵電路輸出端連接，輸出端Q1~Q8與席位燈驅(qū)動電路連接。S連接判斷電路輸出端/OFF。沒有搶答，OFF=1，S=1，74273工作在置數(shù)狀態(tài)。D1~D8對應的有一個為1，在CLK作用下，

16、被置入觸發(fā)器。OFF=0，74273處于保持狀態(tài)。時鐘信號頻率為1HZ，搶答速度識別為1/1000。低電平有效。</p><p><b>　　電路圖如下：</b></p><p><b>　　3、判斷電路：</b></p><p>　　判斷電路由若干個門電路組成。輸出端D1~D8與鎖存電路端輸出端Q1~Q8連接。使能端S連

17、接啟動電路輸出端Q。Q=1時，S=Q=1.若D1~D8中有1狀態(tài)，則T=1，F(xiàn)=0，表示被鎖存的信號是搶答信號。T=1，計時電路停止計數(shù)；Q=0時，S=0，若D1~D8中有1狀態(tài)，則T=0，F(xiàn)=1 ，表示被鎖存的信號是犯規(guī)信號。T=1或F=1輸出端/OFF狀態(tài)均為0，使鎖存電路處于保持狀態(tài)，而此時復位電路則為計數(shù)狀態(tài)。</p><p><b>　　電路圖如下：</b></p>

18、<p><b>　　4、席位驅(qū)動電路：</b></p><p>　　由若干與門和或門組成。A1~A8與鎖存電路Q1~Q8相連。L1~L8與8個二極管連接。CLK接入1HZ的時鐘信號。T=1,S1=1, A1~A8中有一個輸入為1，對應的輸出狀態(tài)也是1，發(fā)光二極管亮；F=1，S2=1，狀態(tài)為1的輸入端所對應的輸出端輸出1HZ的時鐘信號，發(fā)光二極管閃爍。</p><

19、p><b>　　電路圖如下：</b></p><p><b>　　5、計時電路：</b></p><p>　　兩片74160連接成一個同步三十進制加法計數(shù)器，輸出端與動態(tài)掃描譯碼電路連接。使能端S,STOP和/CLRN分別連接啟動電路輸出端Q、判斷電路輸出端T和復位電路輸出端/END9。按下啟動鍵時，Q=1，T=0，/END9=1，則S=Q

20、=1，STOP=T=0，/CLRN=/END9=1，電路處于計數(shù)狀態(tài)，對CLK端輸入的1HZ 時鐘信號進行計數(shù)，Q6~Q1端依次輸出000000（00）~110000（30）。計數(shù)到110000（30s）時，END30端狀態(tài)由0跳變?yōu)?，電路進入保持狀態(tài)，同時啟動復位電路。若在計數(shù)過程中有選手搶答，則T=1，STOP=T=1，計時電路停止計數(shù)，進入保持狀態(tài)。/CLRN為清零端，與復位電路輸出端/END9連接，低電平有效。</p&g

21、t;<p><b>　　電路圖如下所示：</b></p><p>　　6、動態(tài)掃描譯碼電路：</p><p>　　由74244和DEL(自定義)組成，輸入端D1~D 6與計時電路輸出端Q6~Q1連接，輸出端QA~QG與兩個七段LED數(shù)碼管陰極連接，E1、E2分別與秒個位和秒十位數(shù)碼管的陽極連接。74244輸出由CLk輸入的1HZ時鐘信號控制，低電平輸出高

22、4位數(shù)據(jù)，高電平輸出低4位數(shù)據(jù)，并經(jīng)DEL進行譯碼，驅(qū)動兩個數(shù)碼管顯示00~30s。主要代碼：</p><p><b>　　(</b></p><p>　　num[3..0]:INPUT;</p><p>　　a,b,c,d,e,f,g:OUTPUT;</p><p><b>　　)</b><

23、/p><p><b>　　BEGIN</b></p><p><b>　　TABLE</b></p><p>　　num[3..0]=>a,b,c,d,e,f,g;</p><p>　　H"0"=>1,1,1,1,1,1,0;</p><p>　　

24、H"1"=>0,1,1,0,0,0,0;</p><p>　　H"2"=>1,1,0,1,1,0,1;</p><p>　　H"3"=>1,1,1,1,0,0,1;</p><p>　　H"4"=>0,1,1,0,0,1,1;</p><p&g

25、t;　　H"5"=>1,0,1,1,0,1,1;</p><p>　　H"6"=>1,0,1,1,1,1,1;</p><p>　　H"7"=>1,1,1,0,0,0,0;</p><p>　　H"8"=>1,1,1,1,1,1,1;</p><

26、;p>　　H"9"=>1,1,1,1,0,1,1;</p><p>　　H"A"=>1,1,1,0,1,1,1;</p><p>　　H"B"=>0,0,1,1,1,1,1;</p><p>　　H"C"=>1,0,0,1,1,1,0;</p>

27、<p>　　H"D"=>0,1,1,1,1,0,1;</p><p>　　H"E"=>1,0,0,1,1,1,1;</p><p>　　H"F"=>1,0,0,0,1,1,1;</p><p>　　END TABLE;</p><p><b>

28、　　END;</b></p><p><b>　　電路圖如下：</b></p><p><b>　　7、復位電路：</b></p><p>　　74160接成一個同步九進制加法計數(shù)器。電路的工作狀態(tài)由判斷電路輸出端輸出端T,F和計時電路輸出端END9控制。這三個輸出端的狀態(tài)只要有一個為1，使/CLRN=1，電路

29、對CLK 端輸入的1HZ時鐘信號計數(shù)。第九個脈沖到達時，輸出端/END9狀態(tài)由1變?yōu)?，用其將啟動電路、鎖存電路和計時電路復位。若T,F和END9的狀態(tài)全為0，/CLRN=0，電路復位，不工作。電路圖如下所示：</p><p><b>　　8、分頻器：</b></p><p>　　通過分頻器將頻率分為1HZ和1KHZ兩種。</p><p>&l

30、t;b>　　主要代碼：</b></p><p>　　module fdiv(clk,clk1khz,clk1hz);</p><p>　　input clk;</p><p>　　output clk1khz,clk1hz;</p><p>　　reg clk1khz,clk1hz;</p><p>

31、;　　integer cnt1 ;</p><p>　　integer cnt2 ;</p><p>　　always @(posedge clk)</p><p><b>　　begin</b></p><p>　　//if(ct1<9999)</p><p>　　if(cnt1<1

32、9)</p><p><b>　　begin</b></p><p>　　cnt1 = cnt1 + 1;clk1khz<=1'b0;</p><p><b>　　end</b></p><p><b>　　else</b></p><p>

33、;<b>　　begin</b></p><p>　　cnt1 = 0;clk1khz<= 1'b1;</p><p><b>　　end</b></p><p><b>　　end</b></p><p>　　always @(posedge clk1khz)&

34、lt;/p><p><b>　　begin</b></p><p>　　//if(cnt2<999)</p><p>　　if(cnt2<9)</p><p><b>　　begin</b></p><p>　　cnt2 = cnt2 + 1;clk1hz<=

35、1'b0;</p><p><b>　　end</b></p><p><b>　　else</b></p><p><b>　　begin</b></p><p>　　cnt2 = 0;clk1hz<= 1'b1;</p><p>

36、;<b>　　end</b></p><p><b>　　end</b></p><p>　　endmodule </p><p><b>　　電路圖如下：</b></p><p><b>　　9、搶答電路</b></p><p>

37、　　此部分電路主要完成的功能是實現(xiàn)8路選手搶答并進行鎖存，同時有相應發(fā)光二極管點亮和數(shù)碼顯示。</p><p>　　使用優(yōu)先編碼器 74LS148 和鎖存器 74LS297 來完成。該電路主要完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號（顯示電路采用七段數(shù)字數(shù)碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關(guān)S 置于"清除"端時，RS

38、觸發(fā)器的 R、S 端均為0，4 個觸發(fā)器輸出置0，使74LS148 的優(yōu)先編碼工作標志端＝ 0，使之處于工作狀態(tài)。當開關(guān)S 置于"開始"時，搶答器處于等待工作狀態(tài)，當有選手將搶答按鍵按下時（如按下S5），74LS148 的輸出經(jīng)RS 鎖存后，CTR=1,RBO =1, 七段顯示電路74LS48 處于工作狀態(tài)，4Q3Q2Q=101,經(jīng)譯碼顯示為“5”。此外，CTR ＝1，使74LS148 優(yōu)先編碼工作標志端＝１，處于禁

39、止狀態(tài)，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148 的 此時由于仍為CTR＝1，使優(yōu)先編碼工作標志端＝1， 5 所以74LS148 仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。只要有一組選手先按下?lián)尨鹌?，就會將編碼器鎖死，不再對其他組進行編碼。通過74LS48譯碼</p><p><b>　　原理圖如下：</b></p><p>　

40、　10、時序控制電路設計</p><p>　　時序控制電路是搶答器設計的關(guān)鍵，它要完成以下三項功能。</p><p>　　主持人將控制開關(guān)撥到“開始”位置時，搶答電路和定時電路進入正常搶答工作狀態(tài)。</p><p>　　（2）當參賽選手按動搶答按鍵時，搶答電路和定時電路停止工作。</p><p>　?。?）當設定的搶答時間到，無人搶答時，鎖定

41、電路，定時和定時電路停止工作。</p><p><b>　　總電路圖：</b></p><p>　　五、模擬結(jié)果及分析：</p><p>　　1、總模擬結(jié)果軟件仿真顯示：</p><p><b>　　搶答電路的仿真</b></p><p>　　第7路搶答器搶答后的顯示，同時發(fā)

42、光二極管指示燈發(fā)光，如下圖：</p><p><b>　　定時電路的仿真</b></p><p>　　倒計時開始后開始計數(shù)，同時倒計時指示燈亮直到倒數(shù)到0秒熄滅，如下圖：</p><p><b>　　2、電路工作原理：</b></p><p>　　主持人按下啟動鍵后，啟動電路輸出信號Q為高電平，計時

43、電路開始對1HZ時鐘信號進行計數(shù)，經(jīng)過譯碼后顯示計時時間（00s~30s）。當某選手按下?lián)尨疰I時（高電平有效），該信號被鎖存電路保存起來，并經(jīng)過席位燈驅(qū)動電路輸出高電平，對應的發(fā)光二極管亮，表示正常搶答。同時，判斷電路輸出信號T為高電平，使計時電路停止計數(shù)，鎖存電路處于保持狀態(tài)，其他各組選手再按鍵無效。若沒有選手按下?lián)尨疰I，計時到30s時，計時自動停止，輸出信號END30為高電平；如果啟動鍵未按下，某選手就按下?lián)尨疰I，鎖存電路將該信號保

44、存，并經(jīng)過席位燈驅(qū)動電路輸出1HZ時鐘信號，對應的發(fā)光二極管閃爍，表示搶答犯規(guī)，同時判斷電路輸出信號F為高電平，使鎖存電路、啟動電路處于保持狀態(tài)，再按搶答鍵、啟動鍵無效。</p><p>　　復位電路工作狀態(tài)由判斷電路和計時電路控制。當輸出信號T，F(xiàn)或END30有一個為高電平時，電路處于計時狀態(tài)，經(jīng)過9s延時，/END9端輸出一個低電平信號，將啟動電路、鎖存電路和計時電路復位。分頻器可將時鐘信號源輸出的高頻率時鐘

45、信號分頻為1HZ和1KHZ時鐘信號，1HZ時鐘信號用于計時和席位閃爍，1KHZ時鐘信號用于動態(tài)掃描譯碼控制和搶答速度識別。</p><p><b>　　六、心得體會：</b></p><p>　　數(shù)字式搶答器是我們第一次接觸計算機硬件自己設計的數(shù)字系統(tǒng)，將理論應用到實踐中，經(jīng)歷了從茫然到查閱資料最終豁然開朗的過程。搶答器主要包括了74160等譯碼器，自定義的分頻器以及

46、del和門器件組成，考慮了在搶答過程中遵守規(guī)則或者犯規(guī)，而且當有選手答題時，再搶答則對應的燈就不會亮。放過任何一個細節(jié)，數(shù)字邏輯電路圖做到分毫不差才能仿真出想要的結(jié)果！經(jīng)過此次課程設計，對本門課課程設計有了進一步的了解，對MAX+plus軟件的使用有了更好的認識，更好的鍛煉了動手能力，更好的了解了EDA-V實驗箱的功能。這對我們之后的技術(shù)學習生活都有很大的幫助。</p><p><b>　　七、參考文獻

47、</b></p><p>　　【1】徐志軍等編著，CPLD/FPGA的開發(fā)與應用，電子工業(yè)出版社，2002年1月第一版</p><p>　　【2】廖裕評等編著，CPLD數(shù)字電路設計—使用Max+PlusII入門篇，清華大學出版社，2001年10月第一版</p><p>　　【3】 崔葛瑾.數(shù)字電路實驗基礎[M].同濟大學出版社,2005</p>