2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩8頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、<p>  課程設(shè)計(jì)題目:多路彩燈</p><p><b>  任務(wù)和要求:</b></p><p>  任務(wù):設(shè)計(jì)一個多路彩燈控制器,能控制8路彩燈,彩燈用發(fā)光二極管模擬。</p><p>  要求:能演示至少3種花型,花型自擬。</p><p>  彩燈明暗變換節(jié)拍為1.0s和2.0s,兩種節(jié)拍交替運(yùn)行。&

2、lt;/p><p>  目的:(1).掌握移位寄存器的移位,置位功能。</p><p>  (2).掌握TTL集成電路驅(qū)動發(fā)光二極管的設(shè)計(jì)方法。</p><p>  (3).熟悉中、小規(guī)模數(shù)字集成電路芯片,掌握基本數(shù)字電路設(shè)計(jì)方法,通過實(shí)踐提高數(shù)字電路連接、調(diào)試能力。</p><p><b>  器件</b></p&g

3、t;<p><b>  總體方案</b></p><p><b>  方案一:</b></p><p>  共設(shè)計(jì)4種花型,花型1有16種狀態(tài),花型2,3,4分別有8種狀態(tài)。如下:</p><p>  模塊圖如下(箭頭示數(shù)據(jù)流的方向和內(nèi)容):</p><p>  分析:此方案設(shè)計(jì)花型種

4、類多,實(shí)現(xiàn)簡單,使用的芯片數(shù)少,但后三種花型變化簡單。</p><p><b>  方案二:</b></p><p>  共設(shè)計(jì)3種花型,每種花型均有16種狀態(tài),花型3的前8種狀態(tài)和后8種狀態(tài)相同。如下:</p><p><b>  其模塊圖如下:</b></p><p>  分析:此方案花型變化多

5、樣,但電路復(fù)雜,使用的芯片數(shù)多,花型少。</p><p>  總結(jié):方案一電路簡單,所使用的芯片數(shù)目少,而且花型種類多,在實(shí)現(xiàn)分頻時,二使用了74LS74和74LS00,而方案一只用了一片74就實(shí)現(xiàn)了。在數(shù)據(jù)選擇模塊,方案一用了一片151就可實(shí)現(xiàn)節(jié)拍的選擇。而方案二電路復(fù)雜,花型少。故選擇方案一。</p><p><b>  單元電路設(shè)計(jì):</b></p>

6、<p>  選擇方案一,實(shí)現(xiàn)電路簡單,共使用了9片芯片。</p><p><b> ?。ㄒ唬┟}沖發(fā)生電路</b></p><p>  脈沖發(fā)生電路使用了555脈沖發(fā)生器和若干器件組成。具體參數(shù):555芯片一片,R1為4.7,R2為150,C1為0.01uf,C2為4.7uf,電源電壓為5V。其電路圖如下:</p><p>  其波

7、型為5V的方波。</p><p><b> ?。ǘ┟}沖分頻電路</b></p><p>  脈沖分頻電路是由555提供脈沖,由74LS74實(shí)現(xiàn)分頻。其電路圖為:</p><p>  555電路和分頻出的波形分別如下:</p><p><b>  (三)脈沖選擇電路</b></p>&

8、lt;p>  脈沖選擇電路由一片74LS151組成,并有計(jì)數(shù)電路的控制,每32個脈沖數(shù)據(jù)選擇變化一次,及選擇CP信號或分頻的信號。其電路如圖:</p><p><b> ?。ㄋ模┯?jì)數(shù)電路</b></p><p>  計(jì)數(shù)電路是由兩片74LS161和一片74LS04及一片74LS20組成,其實(shí)現(xiàn)電路的計(jì)數(shù),</p><p><b>

9、;  其電路圖如下:</b></p><p><b>  其有關(guān)波形為:</b></p><p>  因?yàn)殡娐分杏?個燈,因此計(jì)數(shù)電路每計(jì)數(shù)八個,SR信號變化一次,然后一是按次循環(huán)。對于頻率選擇電路,每32個CP,clk變化一次,即低電平和高電平的變換。其控制著其后的控制電路和頻率選擇電路。</p><p><b> ?。?/p>

10、五)彩燈控制電路</b></p><p>  彩燈控制電路由兩片74LS194和一片74LS04組成。其控制對彩燈亮滅的控制,實(shí)現(xiàn)各種花型。</p><p><b>  其電路圖如下:</b></p><p>  完整電路圖如下(因?yàn)?55電路在仿真時,若用5V電源,則輸出電壓太小,不能得到合適的波形,所以要把電壓加大,把參數(shù)減小,

11、才能輸出合適的波形)。</p><p>  發(fā)生的問題和解決方法</p><p>  實(shí)驗(yàn)中,我按照自己畫好的電路在面包板上連接好之后,進(jìn)行加電測試,結(jié)果什么都沒顯示,后來我又檢查了幾遍,和我畫電路圖一樣,但始終實(shí)現(xiàn)不了,不僅浪費(fèi)時間,最終也沒實(shí)現(xiàn)。后來我就用Mutsim10.0進(jìn)行了仿真,電路沒有實(shí)現(xiàn),于是我有反復(fù)進(jìn)行了修改,仿真電路實(shí)現(xiàn)了,于是我就按照仿真電路連接了電路,終于實(shí)現(xiàn)了,而

12、且用的時間也少。所以對電路設(shè)計(jì)者來說,仿真是很重要的。</p><p>  在連接電路時,就算按照仿真好的電路圖,有時間也會實(shí)現(xiàn)不了,在仿真上不會出現(xiàn)延時,但在實(shí)際電路中會出現(xiàn)這種情況,對于這種情況仿真軟件也沒法解決,所以只有在設(shè)計(jì)電路時,應(yīng)該盡量減少實(shí)際中的延時。</p><p>  有時間在實(shí)際電路中能實(shí)現(xiàn),但在仿真中實(shí)現(xiàn)不了,應(yīng)該想辦法改變相關(guān)參數(shù),或用用其他功能相同的器件實(shí)現(xiàn),只要

13、在實(shí)際電路中能實(shí)現(xiàn)即可。</p><p>  自啟動問題與異步清零的麻煩。我開始的設(shè)想是每種花型結(jié)束于全0狀態(tài),此狀態(tài)觸發(fā)模3計(jì)數(shù)器加1,觸發(fā)下一種花型。但這種設(shè)計(jì)存在問題,如果74LS194的初始狀態(tài)是偏離狀態(tài),那么移位可能使花型混亂,且有可能永遠(yuǎn)不能到達(dá)全0狀態(tài),從而不能進(jìn)入循環(huán)圈。我想過多種改進(jìn)方案,最后選擇了用計(jì)數(shù)器與74LS194同步工作,由低位計(jì)數(shù)芯片觸發(fā)高位計(jì)數(shù)芯片(模3)計(jì)數(shù),高位片值改變時向74

14、LS194發(fā)出清零信號。而我的每種花型都是從全0狀態(tài)開始,這樣就解決了自啟動問題。為設(shè)計(jì)簡單,我將每種花型都設(shè)計(jì)為16種狀態(tài)(低位計(jì)數(shù)芯片模16),這樣,問題又出現(xiàn)了。用低位片的CO端取反后接入74LS194的清零端是最簡單的方法,但74LS194是異步清零,這樣會使前一種花型的最后一種狀態(tài)和后一種花型的第一種狀態(tài)都為全0,因?yàn)榈臀黄瑸?111時CO即為1。這個問題花了我較長的時間,后來我想了一個折中的辦法,將CP脈沖的非跟74LS16

15、1低位片的CO相與非后接入兩片74LS194的CLR端,但這樣每種花型的最后一種狀態(tài)的長度只有半個CP脈沖周期。我又想過將CP脈沖跟74LS161低位片的CO相與非,我對這種方法抱有很大信心</p><p>  不論計(jì)數(shù)電路還是74LS194發(fā)生了偏離,最多經(jīng)16個CP周期便可恢復(fù)。自啟動問題圓滿解決!</p><p><b>  總結(jié)</b></p>

16、<p>  對于用電路板上實(shí)現(xiàn)電路,首先應(yīng)該做電路仿真,這樣才能節(jié)省時間。一開始我就在是實(shí)驗(yàn)板上實(shí)現(xiàn)電路,結(jié)果用了兩天時間,電路沒有實(shí)現(xiàn),浪費(fèi)了時間。后來又用仿真軟件進(jìn)行仿真,用這種方法,可以隨時簡單的對電路進(jìn)行改正,直到實(shí)現(xiàn)為止。</p><p>  在連接電路時,應(yīng)該現(xiàn)對電路總體進(jìn)行規(guī)劃好位置,以節(jié)省導(dǎo)線,而卻電路連接出來也好看,尤其是在真正設(shè)計(jì)電路時,合理布局將能節(jié)省成本</p>&

17、lt;p>  連接電路應(yīng)該細(xì)心,根據(jù)仿真的電路圖逐一按模塊進(jìn)行連接,否則,一個地方出錯了,將會影響整個電路的實(shí)現(xiàn),作為設(shè)計(jì)電路者,我們應(yīng)該養(yǎng)成這樣的習(xí)慣。當(dāng)電路出現(xiàn)錯誤時,應(yīng)該學(xué)會檢查電路的方法,如,用萬用表進(jìn)行檢查。</p><p>  最后在設(shè)計(jì)電路時,應(yīng)該對電路進(jìn)行不斷地改進(jìn),以達(dá)到電路最簡,這樣可以節(jié)省成本,對于一個電路工作者來說也十分重要。。</p><p><b&g

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論