DSP低功耗設(shè)計技術(shù).pdf_第1頁
已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、本論文研究和分析了低功耗設(shè)計技術(shù)的背景、功耗的組成和降低功耗的方法途徑。目前主要是通過降低工作電壓、降低電容和減小活動性來達到降低功耗的目的。低功耗設(shè)計大致分為系統(tǒng)結(jié)構(gòu)級、寄存器傳輸級、門級、電路級四個層次，按照自頂向下的電路設(shè)計方法，在不同設(shè)計層次上對功耗進行優(yōu)化時，改善的程度是不同的，設(shè)計層次越高，優(yōu)化所能達到的效果越好。本論文對各個層次的低功耗設(shè)計技術(shù)進行了研究和分析，并將系統(tǒng)級總線編碼技術(shù)作為主要的研究對象。 本論文使用

2、低功耗設(shè)計技術(shù)來設(shè)計了嵌入式16位定點DSP。在完成了嵌入式DSP的系統(tǒng)設(shè)計、流水線設(shè)計后，主要對處理器架構(gòu)，包括流水線控制模塊(Pipe-Line)、程序地址產(chǎn)生器模塊(PAG)、數(shù)據(jù)地址產(chǎn)生器模塊(DAG)、中央算術(shù)邏輯單元(CALU)和并行邏輯單元(PLU)的設(shè)計。針對其架構(gòu)特點，對DSP進行系統(tǒng)級總線編解碼的低功耗設(shè)計，有效降低了處理器的功耗。 本論文對格雷編碼技術(shù)、TO編碼技術(shù)、TO-C編碼技術(shù)和翻轉(zhuǎn)編碼技術(shù)進行了研究

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論