版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、中樞神經(jīng)系統(tǒng)的損傷特別是脊柱、脊椎的損傷尤為普遍,且給患者帶來巨大痛苦。隨著微電子學(xué)和神經(jīng)生物學(xué)等相關(guān)領(lǐng)域的飛速發(fā)展,可植入式芯片技術(shù)開始應(yīng)用于神經(jīng)疾病的研究與治療。本文中的電壓激勵神經(jīng)信號再生系統(tǒng)探索了利用微電子學(xué)的方法為受損神經(jīng)建立輔助的信號通路,從而探索治療神經(jīng)損傷新方法。 在本課題組成員利用分立器件設(shè)計的4通道電壓激勵神經(jīng)信號再生電子系統(tǒng)成功應(yīng)用于動物實驗再生了神經(jīng)信號的基礎(chǔ)上,采用相同原理,利用CSMC0.5μm CM
2、OS工藝設(shè)計了多通道的神經(jīng)信號再生電路。 電壓激勵神經(jīng)信號再生電路由神經(jīng)信號檢測電路,功能電激勵電路和緩沖電路組成。檢測電路通過與神經(jīng)電極相接的阻容耦合網(wǎng)絡(luò),用低噪聲、高共模抑制比的儀器放大器從神經(jīng)的上端探測神經(jīng)信號。激勵電路中,采用反相運算放大器來進一步放大神經(jīng)信號,放大的神經(jīng)信號通過輸出緩沖電路來激勵受損神經(jīng)的下端神經(jīng),實現(xiàn)了神經(jīng)信號的傳遞,從而實現(xiàn)神經(jīng)信號再生的功能。 單通道的芯片面積為0.80mm×0.72mm。
3、電路工作于±2.5V電壓之下,增益利用片外電阻調(diào)節(jié),仿真顯示電路增益58dB~110dB可調(diào),增益帶寬積達到7.68MHz,3dB帶寬大于4kHz,功耗3.89mW,輸出電阻達到6.2Ω。利用單通道芯片采用多芯片封裝技術(shù)研制了4通道電壓激勵神經(jīng)信號再生微模塊,并進行了測試,電路各項指標符合設(shè)計要求。 為了應(yīng)用于更多通道的神經(jīng)信號再生,采用相同的電路結(jié)構(gòu),設(shè)計制作了6通道電壓激勵神經(jīng)信號再生電路芯片,6通道芯片面積為1.9mm×1
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 電流激勵神經(jīng)信號再生集成電路設(shè)計研究.pdf
- 低電壓生物信號傳感器專用集成電路設(shè)計.pdf
- 神經(jīng)信號探測與功能電激勵用集成電路研究.pdf
- 人體遠紅外信號處理的集成電路設(shè)計.pdf
- 異步集成電路設(shè)計技術(shù)及單元電路設(shè)計研究.pdf
- 異步集成電路設(shè)計方法研究.pdf
- 紅外收發(fā)集成電路設(shè)計.pdf
- 電壓激勵神經(jīng)信號再生系統(tǒng)的研究.pdf
- 腦電信號檢測專用集成電路設(shè)計研究.pdf
- 集成電路設(shè)計企業(yè)認定證書
- 深圳集成電路設(shè)計服務(wù)協(xié)議
- WCDMA射頻前端集成電路設(shè)計.pdf
- 定制集成電路設(shè)計流程研究.pdf
- 達林頓驅(qū)動陣列集成電路設(shè)計.pdf
- CMOS模擬IP集成電路設(shè)計.pdf
- 白光LED驅(qū)動集成電路設(shè)計.pdf
- 《專用集成電路設(shè)計基礎(chǔ)》
- 模擬延時單元集成電路設(shè)計.pdf
- 或記暫記集成電路設(shè)計.pdf
- 12位高速DAC集成電路設(shè)計研究.pdf
評論
0/150
提交評論