用于UTM加速的模式匹配芯片的設(shè)計和實現(xiàn).pdf

1、隨著互聯(lián)網(wǎng)的高速發(fā)展，針對網(wǎng)絡(luò)的攻擊變得層出不窮。如果單靠軟件來實現(xiàn)網(wǎng)絡(luò)安全保護，對于處理器來說是無疑是一個很沉重的負擔(dān)。越來越多的網(wǎng)絡(luò)安全設(shè)備廠商趨向于采用ASIC芯片與CPU組合的策略。ASIC芯片負責(zé)對數(shù)據(jù)包進行模式匹配；而CPU來實現(xiàn)控制功能。這種策略下，ASIC芯片所能達到數(shù)據(jù)吞吐率便成了衡量網(wǎng)絡(luò)安全設(shè)備性能的關(guān)鍵指標。這類ASIC芯片的核心技術(shù)是多模式匹配算法。算法的選擇以及實現(xiàn)對芯片的數(shù)據(jù)吞吐率有著非常重要的影響。

2、 在本研究中，我們首先深入分析了目前兩種主流的多模式匹配算法：A-C算法和W-M算法的特點，對比了兩者算法的性能差別，重點考慮了硬件方面的可實現(xiàn)性。然后融合了A-C算法的諸多改進算法中的兩種，分別是基于位圖壓縮的改進算法和去掉failure函數(shù)的改進算法，進行了ASIC的設(shè)計。融合之后的算法不僅保持了原A-C算法在最差情形下也能保持高效的特點，還可以對存儲模式特征的數(shù)據(jù)庫進行了很大的壓縮。 在芯片的架構(gòu)方面，考慮到硬件的可并行性