基于FPGA的并行控制器設(shè)計(jì).pdf

1、可編程邏輯器件FPGA(Field Programmable Gate Array)與硬件描述語言VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)的出現(xiàn)，使得硬件的設(shè)計(jì)如同軟件設(shè)計(jì)那樣方便快捷。通過軟件編程可以對(duì)FPGA的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，使得FPGA按照軟件設(shè)定的方式進(jìn)行工作。在保證網(wǎng)絡(luò)信息的安全中，加密解密數(shù)據(jù)的寬度要遠(yuǎn)遠(yuǎn)超過現(xiàn)行計(jì)算機(jī)

2、的字長，純粹的軟件實(shí)現(xiàn)加密解密運(yùn)算速度慢，效率低，不能滿足高速網(wǎng)絡(luò)的要求。通過FPGA實(shí)現(xiàn)寬位的加密解密算法，將有利于保護(hù)網(wǎng)絡(luò)信息的安全。 利用FPGA的可重配置，使用VHDL語言專門設(shè)計(jì)字長可變的微控制單元。由用戶按照實(shí)際應(yīng)用的需求自行設(shè)計(jì)多個(gè)并行的運(yùn)算單元，由控制單元來調(diào)度各個(gè)運(yùn)算單元實(shí)現(xiàn)微并行計(jì)算。實(shí)現(xiàn)對(duì)數(shù)據(jù)的快速加密解密處理，有效的運(yùn)用在網(wǎng)絡(luò)信息安全領(lǐng)域中，能取得預(yù)想不到的效果。當(dāng)需求變更時(shí)，F(xiàn)PGA的可重配置將極大地降

3、低風(fēng)險(xiǎn)，按照新的需求重新進(jìn)行運(yùn)算單元的邏輯設(shè)計(jì)，編寫對(duì)應(yīng)的并行運(yùn)行程序，配置FPGA芯片以適應(yīng)新的應(yīng)用需求。利用FPGA的并行處理特性，實(shí)現(xiàn)真正的微指令并行處理，減少程序的運(yùn)行時(shí)間，從指令級(jí)到硬件級(jí)的真正并行處理。 將控制單元與運(yùn)算單元分離設(shè)計(jì)，系統(tǒng)采用哈佛結(jié)構(gòu)。將控制單元與處理單元分離后，相互之間采用請(qǐng)求響應(yīng)協(xié)議進(jìn)行數(shù)據(jù)交互，有效地提高系統(tǒng)性能。運(yùn)算單元作為外掛處理芯片，由用戶根據(jù)實(shí)際的應(yīng)用場景進(jìn)行設(shè)計(jì)，采用串并轉(zhuǎn)換拼裝數(shù)據(jù)，