低功耗技術(shù)在后端設(shè)計(jì)中的應(yīng)用.pdf

1、隨著集成電路制造技術(shù)的發(fā)展,芯片的速度和集成度不斷提高,功耗密度顯著增大,同時(shí)為了延長(zhǎng)手持設(shè)備中電池的使用時(shí)間、降低芯片的封裝及散熱成本,必須在芯片設(shè)計(jì)和實(shí)現(xiàn)時(shí)特別考慮功耗因素。同時(shí),隨著芯片集成度的不斷提高,傳統(tǒng)的電路圖輸入/版圖輸入方法工作量太大,就需要借助電子設(shè)計(jì)自動(dòng)化(EDA)工具進(jìn)行設(shè)計(jì)、分析和驗(yàn)證。嵌入式微處理器是SoC系統(tǒng)最核心的部分,其低功耗設(shè)計(jì)對(duì)降低整個(gè)系統(tǒng)的功耗意義重大。因此低功耗嵌入式微處理器設(shè)計(jì)和實(shí)現(xiàn)已成為集成電

2、路設(shè)計(jì)一個(gè)重要的研究方向。
　　 本文在分析集成電路功耗構(gòu)成的基礎(chǔ)上,研究了常用低功耗設(shè)計(jì)方法,提出了本論文所使用的低功耗設(shè)計(jì)流程,它借助EDA工具進(jìn)行低功耗設(shè)計(jì)優(yōu)化、功耗分析,最終可降低整個(gè)電路的功耗。
　　 為了說明本文低功耗實(shí)現(xiàn)流程的有效性,本文共給出了兩種實(shí)現(xiàn)流程:
　　 其一是基于SYNOPSYS公司的EDATOOL包括DC,Astro,PT實(shí)現(xiàn)的多閾值電壓技術(shù)的低功耗設(shè)計(jì)流程。采用的低功耗技術(shù)包含多閾