基于FPGA的高性能FFT算法實現(xiàn)研究.pdf

1、快速傅立葉變換(FFT)作為時域和頻域轉(zhuǎn)換的基本運算，是數(shù)字譜分析的必要前提。傳統(tǒng)的FFT使用軟件或DSP實現(xiàn)，高速處理時實時性較難滿足，因此專用集成電路(ASIC)和可編程邏輯器件(以現(xiàn)場可編程門陣列FPGA為代表)應運而生。速度上ASIC更占優(yōu)勢，但是隨著點數(shù)的增加，芯片面積將迅速擴大，也就意味著成本的提高。而FPGA內(nèi)部含有硬件乘法器，大量的存儲單元和可編程I/O，十分適合于FFT處理器的實現(xiàn)，而且相對ASIC，成本低廉，可以反復

2、編程，便于調(diào)試，也更具市場競爭力。
　　本文提出了1024點FFT處理器在FPGA中的設計與實現(xiàn)方法。
　　(1)該方法采用了按時間抽取(DIT)基-4算法和5級流水線結(jié)構(gòu)，并對核心單元蝶形處理器和流水線結(jié)構(gòu)進行改進設計，使其在節(jié)約了大約75％的硬件面積的同時還大大提高了運算的速度，從而達到系統(tǒng)高速實時的要求。
　　(2)設計內(nèi)置雙端口RAM存儲數(shù)據(jù)，控制簡單，而且速度很快；用ROM存儲旋轉(zhuǎn)因子，并采用查找表的方式取數(shù)