基于迭代檢測(cè)的偽碼捕獲方法研究及FPGA實(shí)現(xiàn).pdf

1、擴(kuò)頻通信中，實(shí)現(xiàn)長(zhǎng)偽碼的快速捕獲在一些實(shí)時(shí)性要求高的應(yīng)用中具有重要意義。但是傳統(tǒng)的捕獲方法中，一方面需要在很大的范圍內(nèi)對(duì)偽碼相位進(jìn)行搜索，使得捕獲時(shí)間太長(zhǎng)，難以實(shí)現(xiàn)快速捕獲，另一方面，現(xiàn)有的快速捕獲方法，其運(yùn)算復(fù)雜度過高，很難實(shí)現(xiàn)。因此，迫切需要尋找一種快速的低復(fù)雜度偽碼捕獲方法，基于此，論文研究了一種基于迭代檢測(cè)的偽碼捕獲方法，并對(duì)算法進(jìn)行了FPGA實(shí)現(xiàn)。
　　 論文在介紹迭代檢測(cè)基礎(chǔ)理論的基礎(chǔ)上，建立了偽碼迭代捕獲算法的數(shù)學(xué)

2、模型；為了提高偽碼迭代捕獲算法的性能，論文提出了基于信息優(yōu)化的偽碼迭代捕獲算法，這種方法能提高偽碼迭代初始信息的信息量，但是由于定時(shí)誤差和載波相位誤差的存在，影響了信息量的進(jìn)一步提高，為此論文提出了基于最大似然估計(jì)的定時(shí)誤差消除方法，并提出了全相位搜索策略來解決載波相位誤差問題；另外，為了進(jìn)一步降低算法的復(fù)雜度，論文在分析算法復(fù)雜度的基礎(chǔ)上，提出了低復(fù)雜度偽碼迭代捕獲算法，從時(shí)間和空間兩個(gè)方面降低了算法的復(fù)雜度；最后，為了說明偽碼迭代捕

3、獲算法的性能，論文從數(shù)學(xué)分析入手，建立了偽碼迭代捕獲算法的分析方法，并通過計(jì)算機(jī)仿真，證明了提出的偽碼迭代捕獲方法能夠在較低信噪比下實(shí)現(xiàn)長(zhǎng)偽碼的快速捕獲。
　　 論文在理論分析的基礎(chǔ)上，還給出了算法的FPGA架構(gòu)，具體的，根據(jù)算法狀態(tài)機(jī)（ASM）的設(shè)計(jì)思想，采用控制通路與數(shù)據(jù)通路相分離的策略，對(duì)算法中的各模塊進(jìn)行了詳細(xì)設(shè)計(jì)，給出了各模塊的實(shí)現(xiàn)與測(cè)試結(jié)果，并對(duì)各模塊進(jìn)行了系統(tǒng)集成，最后測(cè)試結(jié)果表明設(shè)計(jì)的基于迭代檢測(cè)的偽碼迭代捕獲算