基于FPGA的數(shù)碼相機(jī)研究.pdf

1、隨著人們生活水平的提高、電子產(chǎn)品的發(fā)展，數(shù)碼相機(jī)在日常生活、航空測(cè)量、水下拍攝、衛(wèi)生醫(yī)療等方面得到廣泛的應(yīng)用。本論文以日常生活取景的數(shù)碼相機(jī)為研究對(duì)象，雖然當(dāng)前數(shù)碼相機(jī)集成度比較高，但如果利用相應(yīng)技術(shù)還可以提高集成度和降低成本。
　　 本論文首先介紹數(shù)碼相機(jī)的背景及意義，其次簡(jiǎn)要闡述國(guó)內(nèi)外數(shù)碼相機(jī)的核心器件，最后詳細(xì)分析和討論了數(shù)碼相機(jī)軟硬件的設(shè)計(jì)原理及實(shí)現(xiàn)方法，并對(duì)處理器中的核心功能進(jìn)行了探討和研究。
　　 本文數(shù)碼相

2、機(jī)硬件、軟件設(shè)計(jì)是以Altera公司CycloneⅢ系列FPGAEP3C40F324C6為基礎(chǔ)，加以外圍電路和文字程序?qū)崿F(xiàn)數(shù)碼相機(jī)的功能。FPGA主芯片用來(lái)控制A/D轉(zhuǎn)換器、存儲(chǔ)器、USB接口芯片工作時(shí)序，接收它們輸送的數(shù)據(jù)信息并做相應(yīng)的計(jì)算處理，然后輸出地址存儲(chǔ)信息或顯示。本設(shè)計(jì)改變了以往以DSP+ARM構(gòu)成的數(shù)碼相機(jī)系統(tǒng)結(jié)構(gòu)，具有更方便擴(kuò)展外設(shè)，與CF卡無(wú)縫連接等優(yōu)點(diǎn)。本系統(tǒng)的重點(diǎn)是完成了從初始的光電轉(zhuǎn)換的模擬信號(hào)輸入、編解碼、色度

3、空間及圖片格式轉(zhuǎn)換的視頻計(jì)算處理核心過(guò)程。該系統(tǒng)嵌入NiosⅡ處理器、圖像處理IP內(nèi)核，NiosⅡ處理器可直接讀取外設(shè)中的圖片和視頻信號(hào)并顯示播放；IP內(nèi)核包含H.264和JPEG2000編解碼器，調(diào)用該內(nèi)核可直接轉(zhuǎn)換圖片格式簡(jiǎn)化圖片處理。
　　 軟件設(shè)計(jì)部分?jǐn)⑹隽嘶驹砗蛨D像處理中的重要算法，并給出了仿真結(jié)果。論文用Verilog HDL詳細(xì)描述了圖像存取中FPGA控制SDRAM實(shí)現(xiàn)“乒乓球”操作；討論I2C工作原理及用Ve

4、rilog HDL編寫(xiě)該原理程序；利用中值濾波的方法去除圖像噪聲，該方法的優(yōu)點(diǎn)在于簡(jiǎn)單方便的同時(shí)可以得到較好的圖片視覺(jué)效果；比較基于一階導(dǎo)數(shù)的索貝爾算子、羅伯特算子、普瑞維特算子和基于二階導(dǎo)數(shù)的拉普拉斯算子，最終選取索貝爾算子進(jìn)行邊緣檢測(cè)；圖像的融合是根據(jù)小波幀變換分解與重構(gòu)實(shí)現(xiàn)，并簡(jiǎn)要介紹了融合過(guò)程；最后介紹壓縮原理及JPEG2000的IP核設(shè)計(jì)。
　　 本文的設(shè)計(jì)重點(diǎn)在于由FPGA完成以往DSP+ARM共同完成的功能，通過(guò)仿