高速PCB的信號(hào)完整性、電源完整性和電磁兼容性研究.pdf

1、本文研究了高速PCB的信號(hào)完整性、電源完整性和電磁兼容性問(wèn)題及其解決方法。　　首先，介紹了高速PCB設(shè)計(jì)中存在的信號(hào)完整性、電源完整性和電磁兼容問(wèn)題，并總結(jié)了國(guó)內(nèi)外的研究現(xiàn)狀?！　∑浯?，在闡述傳輸線理論的基礎(chǔ)上，詳細(xì)分析了高速PCB設(shè)計(jì)中的信號(hào)完整性問(wèn)題，包括反射、串?dāng)_等，討論了公共時(shí)鐘和源同步總線結(jié)構(gòu)的系統(tǒng)中所必須滿(mǎn)足的時(shí)序約束條件；對(duì)常用的端接方案的端接效果進(jìn)行了仿真，并分析了兩耦合傳輸線系統(tǒng)中線間距、平行走線長(zhǎng)度、介質(zhì)層厚度等

2、參數(shù)變化對(duì)串?dāng)_的影響。　　再次，研究了同步開(kāi)關(guān)噪聲的產(chǎn)生機(jī)理；并在此基礎(chǔ)上提出了電源完整性設(shè)計(jì)方法，通過(guò)單節(jié)點(diǎn)仿真來(lái)優(yōu)化去耦電容的選擇，通過(guò)多節(jié)點(diǎn)仿真來(lái)優(yōu)化選擇好的去耦電容的布局，從而使電源分配系統(tǒng)能滿(mǎn)足目標(biāo)阻抗的要求?！　∪缓?，研究了高速PCB設(shè)計(jì)中電磁兼容性問(wèn)題，詳細(xì)闡述了電磁輻射的產(chǎn)生機(jī)理與設(shè)計(jì)方法。　　最后，結(jié)合CadencePSD15.0軟件包提出了基于信號(hào)完整性、電源完整性和電磁兼容性分析的高速PCB設(shè)計(jì)方法，并詳細(xì)介