高速SERDES接口的關(guān)鍵電路設(shè)計(jì).pdf

1、隨著通訊技術(shù)的快速發(fā)展，SERDES接口以其傳輸速率高、抗干擾能力強(qiáng)、功耗低等優(yōu)點(diǎn)，迅速成為傳輸接口發(fā)展的主流。8B/10B SERDES作為其中的一種重要結(jié)構(gòu)，對(duì)其關(guān)鍵電路的研究和設(shè)計(jì)一直是研究熱點(diǎn)。其中時(shí)鐘與數(shù)據(jù)恢復(fù)電路和串并轉(zhuǎn)換電路作為8B/10B SERDES解串器中的重要組成部分，其性能的好壞直接影響到信號(hào)的傳輸質(zhì)量。
　　本文根據(jù)8B/10B SERDES的結(jié)構(gòu)特點(diǎn)，詳細(xì)分析了SERDES和解串器工作原理，在此基礎(chǔ)上，

2、確定了解串器的整體架構(gòu)，并設(shè)計(jì)了用于解串器環(huán)路中的時(shí)鐘與數(shù)據(jù)恢復(fù)電路和串并轉(zhuǎn)換電路。在對(duì)時(shí)鐘與數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)中，基于相位插值的結(jié)構(gòu)，分別設(shè)計(jì)了:鑒相器，用于相位檢測(cè);投票表決電路，用于相位判決和數(shù)字濾波;移位寄存器，用于輸出相位插值控制字;相位插值器，用于對(duì)兩相時(shí)鐘進(jìn)行插值操作。整體電路采用全數(shù)字實(shí)現(xiàn)的方式，相位抖動(dòng)小，易于實(shí)現(xiàn)，保證了時(shí)鐘與數(shù)據(jù)的正確恢復(fù)。在串并轉(zhuǎn)換電路的設(shè)計(jì)中，分別設(shè)計(jì)了樹狀結(jié)構(gòu)和移位寄存結(jié)構(gòu)的串并轉(zhuǎn)換電路，可以

3、分別實(shí)現(xiàn)1路至2路和1路至5路的數(shù)據(jù)轉(zhuǎn)換，保證了串行數(shù)據(jù)到并行數(shù)據(jù)的正確轉(zhuǎn)換。
　　本文在1.2V的電源電壓下，基于SMIC65nm CMOS工藝對(duì)電路進(jìn)行了設(shè)計(jì)，并使用Cadence公司的Spectre軟件對(duì)電路進(jìn)行了仿真，結(jié)果表明:所設(shè)計(jì)的基于相位插值結(jié)構(gòu)的時(shí)鐘與數(shù)據(jù)恢復(fù)電路能夠正確完成相位檢測(cè)與判決，對(duì)時(shí)鐘進(jìn)行插值操作等功能，在時(shí)鐘頻率為2.5GHz時(shí)，平均插值步長(zhǎng)為7.1ps，能夠用于時(shí)鐘與數(shù)據(jù)恢復(fù);所設(shè)計(jì)的串并轉(zhuǎn)換電路在