基于SOPC技術(shù)的JPEG2000中T1編碼器的IP核研究.pdf

1、最新發(fā)展起來的IP核技術(shù)憑著較優(yōu)越的復(fù)用性大大縮短了集成電路的開發(fā)周期，基于SOPC技術(shù)的IP核技術(shù)幾乎都是直接掛在總線上的，原有T1編碼器都是以模塊設(shè)計的,在以后設(shè)計中存在很大的復(fù)用問題。本文基于SOPC技術(shù)對JPEG2000中T1編碼器的IP核進(jìn)行了研究，最后以NisoⅡ處理器為核心搭建了T1編碼器IP核的硬件驗證系統(tǒng)，通過NiosⅡIDE完成了整個系統(tǒng)的軟件設(shè)計，對Tl編碼器IP核進(jìn)行了軟硬件協(xié)同驗證，在本文中做了如下工作：

2、>　　 第一，在原有課題研究的T1編碼器基礎(chǔ)上，對T1編碼器的原理做了了解和研究，掌握了JPEG2000中T1編碼器硬件模塊的編碼過程，并對位平面編碼和算術(shù)編碼進(jìn)行了功能仿真和驗證，結(jié)果表明正確。
　　 第二，采用Verilog語言為T1編碼器編寫了一個符合Avalon從端口模塊，以滿足IP核的復(fù)用特性。采用一組寄存器連接T1編碼器和Avalon端口，通過寄存器映射的方式完成軟硬件的匹配，系統(tǒng)采用基地址加各寄存器偏移量的方式對

3、T1編碼器進(jìn)行操作。最后還通過SOPCBuilder中提供的組件編譯器完成了對T1編碼器的IP封裝。
　　 第三，利用SOPCBuilder，以NiosI1處理器為核心搭建了T1編碼器IP核的硬件驗證系統(tǒng)，系統(tǒng)中包括了Avalon總線、時鐘系統(tǒng)、UART及自定義的T1編碼器的IP核等。利用NiosⅡIDE完成了整個系統(tǒng)的軟件編譯和調(diào)試，最后通過軟硬件協(xié)同的方式完成了系統(tǒng)T1編碼器IP核的驗證，通過UART返回結(jié)果，與已有的軟件程