JPEG2000中EBCOT編碼器的研究及其IP核的設(shè)計.pdf

1、JPEG2000是新一代靜止圖像壓縮標(biāo)準(zhǔn),隨著多媒體和網(wǎng)絡(luò)傳輸技術(shù)的快速發(fā)展,對圖像壓縮速度和效率提出了更高要求,采用VLSI設(shè)計技術(shù)將JPEG2000或其中模塊嵌入到芯片設(shè)計中得到了越來越多的研究。在JPEG2000中,核心模塊EBCOT具有以位處理為主、計算密集度高、控制復(fù)雜、耗時大的特點(diǎn),用軟件處理將會很難對速度進(jìn)行優(yōu)化。本文在深入研究JPEG2000實(shí)現(xiàn)架構(gòu)、EBCOT編碼器工作原理以及IP核接口規(guī)范的基礎(chǔ)上,成功地用VLSI設(shè)

2、計技術(shù)設(shè)計了EBCOT Tier-1編碼器電路,并封裝成可重復(fù)利用的IP核,利用軟硬件協(xié)同設(shè)計方法分別在NiosⅡ和ARM平臺對該IP核進(jìn)行了驗(yàn)證,實(shí)驗(yàn)結(jié)果表明,該設(shè)計有效地提高了JPEG2000的圖像壓縮效率和速度。 本文主要是分析EBCOT Tier-1編碼器中的位平面編碼和基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼(MQ編碼)算法,對現(xiàn)有的各類加速方案進(jìn)行分析和研究,選用并行處理技術(shù)完成高性能的EBCOTTier-1的VLSI設(shè)計。

3、位平面編碼器采用樣本并行策略,通過顯著性預(yù)測邏輯解除了顯著性之間的相關(guān)性,在每個過程中,每周期可同時處理一個完整的條帶列,最多每周期可以產(chǎn)生10個上下文數(shù)據(jù)對(CX-D)。MQ編碼器以四級流水線結(jié)構(gòu)為基礎(chǔ),采用了概率超前預(yù)測、前導(dǎo)0位超前檢測、擴(kuò)展概率估值表等加速策略,每周期可以同時處理兩個CX-D對。對于EBCOT中的失真計算模塊,本文采用了量化中值替代法簡化了計算復(fù)雜度,減少了硬件開銷。同時,權(quán)衡考慮整體吞吐率和硬件面積,優(yōu)化中間緩

4、存,最終完成了EBCOT Tier-1編碼器的整體設(shè)計。電路設(shè)計采用Verilog硬件描述語言來實(shí)現(xiàn),經(jīng)過Modelsim工具仿真驗(yàn)證,該編碼器達(dá)到了設(shè)計要求。在此基礎(chǔ)上,完成了基于Avalon總線規(guī)范和基于AMBA總線規(guī)范的EBCOT Tier-l IP軟核的封裝。利用基于Avalon總線的EBCOT Tier-1 IP核作為硬件加速模塊,結(jié)合JPEG2000標(biāo)準(zhǔn)組織推薦的Jasper軟件,本文實(shí)現(xiàn)了基于Nios Ⅱ軟核處理器的JPE

5、G2000編碼軟硬件協(xié)同設(shè)計。對基于AMBA總線的EBCOT Tier-1 IP核,本文實(shí)現(xiàn)了以DMA的方式進(jìn)行數(shù)據(jù)傳輸,進(jìn)一步提高了系統(tǒng)的整體效率。在Altera StratixⅡ FPGA上對基于Avalon總線的EBCOT Tier-l IP核進(jìn)行綜合,最高時鐘頻率可達(dá)56.48MHz,使用的ALUT單元和存儲器資源分別為4310個和29696位?；贜ios Ⅱ的軟硬件協(xié)同驗(yàn)證結(jié)果表明,在50MHz工作頻率下,采用EBCOT T