基于Nios II內核的板級BIST測控技術研究.pdf

1、隨著納米技術的發(fā)展，以及IC設計和制造業(yè)技術的快速發(fā)展，高密度、高速、ASIC、SOC等新型芯片的不斷涌現(xiàn)。基于傳統(tǒng)的探針測試已經(jīng)不能滿足測試新的發(fā)展需求，嚴重影響了PCB板的生產成本。迫于形勢在這種情況下邊界掃描技術應運而生，芯片邊界掃描測試技術為集成電路的可測性設計提供了一個體系結構和測試接口。利用邊界掃描測試技術可以測試芯片或PCB的邏輯功能以及相互間的連接故障問題，已經(jīng)成為數(shù)字系統(tǒng)可觀性與可測性設計的主流。
　　但是現(xiàn)在還

2、有非完全邊界掃描電路的廣泛存在，以及有IC之間或PCB之間互聯(lián)等問題，解決這些問題的一個捷徑就是把掃描路徑法擴展到整個板級或系統(tǒng)級。本文就是針對這兩個關鍵問題進行板級內建自測試系統(tǒng)的研究，提高邊界掃描測試技術的實用性。
　　本設計采用可編程片上系統(tǒng)（SOPC）技術，提供靈活方便高效的片上系統(tǒng)解決方案，搭建基于Nios Ⅱ內核的邊界掃描測試系統(tǒng)平臺，實現(xiàn)將測試方案轉換為符合1149.1標準的測試信號的功能，可以測試符合IEEE114

3、9.1標準的器件、電路板及系統(tǒng)。最后，利用芯片本身具備的邊界掃描控制器和接口，以及針對被測目標的測試算法（包括對芯片BSDL的解析和測試程序），組建了邊界掃描測試系統(tǒng)，實現(xiàn)了對各被測鏈路的器件識別、邊界掃描鏈路測試、內測試以及電路板級互連線測試等功能（開路和短路故障測試）。
　　本文首先討論了課題的提出背景及意義，以及邊界掃描技術的發(fā)展現(xiàn)狀、趨勢，同時簡要介紹了邊界掃描測試原理；然后重點闡述了板級內建自測試的測試控制器的設計方法及