圖像透視變換ASIC設(shè)計(jì)與驗(yàn)證.pdf

1、圖像透視變換主要應(yīng)用于圖像識(shí)別和自動(dòng)目標(biāo)識(shí)別等圖像處理系統(tǒng)中，具有廣泛的應(yīng)用需求和場(chǎng)景。目前多用于導(dǎo)航系統(tǒng)，虛擬現(xiàn)實(shí)系統(tǒng)，道路標(biāo)線識(shí)別，車牌識(shí)別，條形碼識(shí)別等多方面領(lǐng)域，對(duì)計(jì)算的實(shí)時(shí)性提出較高要求。
　　作為圖像幾何變換中最復(fù)雜的的一種，圖像透視變換綜合了圖像幾何變換中的旋轉(zhuǎn)，縮放，切變等操作。算法特點(diǎn)是計(jì)算復(fù)雜，參數(shù)關(guān)系復(fù)雜，步驟多，像素映射關(guān)系較為多變。因而目前透視變換算法多使用軟件實(shí)現(xiàn)，少數(shù)使用FPGA硬件實(shí)現(xiàn)。
　　

2、ASIC，即專用集成電路，是專門為某種用途或算法而設(shè)計(jì)的集成電路。因其具有定制性的特點(diǎn)，因而對(duì)于某種特定算法而言，相比于通用型的嵌入式CPU，DSP和FPGA等通用型芯片，ASIC在計(jì)算性能和生產(chǎn)成本上往往更有優(yōu)勢(shì)。
　　本文在對(duì)圖像透視變換算法進(jìn)行詳細(xì)分析的基礎(chǔ)上，提出一種針對(duì)透視變換算法的硬件處理架構(gòu)。在此基礎(chǔ)上，完成了算法仿真，使用verilog硬件描述語言完成了該架構(gòu)的RTL設(shè)計(jì)，進(jìn)行了電路功能仿真和驗(yàn)證。
　　針對(duì)

3、該算法提出了一種多bank緩存管理方式，每個(gè)bank使用多個(gè)片上單口sram實(shí)現(xiàn)。與其他透視變換硬件實(shí)現(xiàn)相比較，該結(jié)構(gòu)用單口sram替換雙口sram，可大大減少緩存面積和成本，同時(shí)并未犧牲計(jì)算性能。另外，針對(duì)復(fù)雜的坐標(biāo)變換過程專門設(shè)計(jì)了坐標(biāo)計(jì)算的電路結(jié)構(gòu)，節(jié)省了硬件資源同時(shí)提高處理速度。同時(shí)還對(duì)架構(gòu)進(jìn)行了參數(shù)化的設(shè)計(jì)，使ASIC能對(duì)不同行列數(shù)，不同像素位寬的圖像進(jìn)行擴(kuò)展設(shè)計(jì)。
　　通過數(shù)字電路功能仿真，得知該結(jié)構(gòu)在100MHz時(shí)鐘