大容量高速數(shù)據(jù)記錄器的設(shè)計與實現(xiàn).pdf

1、任何飛行器的設(shè)計都是一個不斷完善的過程,飛行器的每次改進(jìn)都需要大量的試驗數(shù)據(jù)支撐,因此需要專門的數(shù)據(jù)記錄器對試驗的環(huán)境模擬量、飛行狀態(tài)以及大量的視頻圖像數(shù)字量進(jìn)行采集和存儲,記錄數(shù)據(jù)的分析的結(jié)果可以為下次飛行器的改進(jìn)做好準(zhǔn)備工作?，F(xiàn)如今飛行器需要記錄的數(shù)據(jù)量越來越大,尤其是視頻圖像數(shù)據(jù),這就需要設(shè)計存儲速度高、容量大的數(shù)據(jù)記錄器來滿足要求。
　　本文首先分析了高速數(shù)據(jù)記錄器的研究背景,并以國內(nèi)外的發(fā)展現(xiàn)狀為基線,結(jié)合任務(wù)的指標(biāo)要求

2、,設(shè)計的記錄器裝置主要完成3路高速圖像數(shù)據(jù)的接收,每個通道的數(shù)據(jù)帶寬為每秒50Mbyte/s,存儲容量為128GByte。確定以美國Xilinx公司生產(chǎn)的高性能Virtex-5系列FPGA為主邏輯控制芯片。本設(shè)計創(chuàng)新點在于,針對高速數(shù)據(jù)接收要求,使用Virtex-5系列FPGA內(nèi)部集成的高速串行收發(fā)器RocketIO GTP作為高速數(shù)據(jù)接收單元,內(nèi)部 MIG控制器操作兩片 DDR2 SDRAM構(gòu)成的乒乓緩存為緩存單元,32片NAND F

3、LASH構(gòu)成的存儲陣列為存儲單元來接收存儲高速數(shù)據(jù)的總體方案設(shè)計。文中對大容量高速數(shù)據(jù)記錄器的三個主要單元的工作原理做了詳細(xì)的介紹,對接口復(fù)雜的RocketIO GTP收發(fā)器和MIG控制器進(jìn)行封裝,簡化了操作的復(fù)雜性,并給出部分Verilog HDL代碼和約束文件,對封裝的模塊進(jìn)行仿真,驗證其正確性。高速數(shù)據(jù)的存儲因受到NAND FLASH工作頻率的限制,因此本設(shè)計對存儲陣列的操作采用并行處理的方法,通過增加數(shù)據(jù)總線位寬的方法來提高存儲