基于FPGA的大功率脈沖電流發(fā)生器的研究與設(shè)計(jì).pdf

1、電流脈沖產(chǎn)生技術(shù)廣泛應(yīng)用于核物理、軍工、醫(yī)療及測(cè)試測(cè)量等行業(yè)。不同應(yīng)用對(duì)電流脈沖峰值以及持續(xù)時(shí)間的不同需求對(duì)電流脈沖發(fā)生器的工作原理以及輸出功率的要求不盡相同，因而針對(duì)某一種特定需求難以有已經(jīng)產(chǎn)品化的電流脈沖發(fā)生器可供選用，大部分情況下都需要針對(duì)不同指標(biāo)要求進(jìn)行專(zhuān)門(mén)研制。
　　大部分已有的脈沖電流發(fā)生器輸出電流脈沖幅值和寬度不可調(diào)，或者可調(diào)節(jié)范圍較小，而且負(fù)載固定。本文所討論的電流脈沖發(fā)生器在一定程度上解決了上述問(wèn)題，即負(fù)載在一定

2、范圍內(nèi)變動(dòng)時(shí)輸出電流脈沖的幅度和寬度在一定范圍內(nèi)可調(diào)。該電流脈沖發(fā)生器采用FPGA作為主控芯片，經(jīng)高速光耦隔離的控制信號(hào)由模擬電路進(jìn)行運(yùn)算處理后驅(qū)動(dòng)輸出電流幅度可調(diào)節(jié)的恒流源模塊，從而實(shí)現(xiàn)了脈沖電流輸出可調(diào)，并且輸出電流脈沖的上升時(shí)間和下降時(shí)間都很短。為兼顧小電流和大電流輸出時(shí)電流脈沖具有基本相同的上升/下降時(shí)間，提出一種采用多路電流脈沖疊加輸出的方法，該方法在解決上述問(wèn)題的同時(shí)降低了輸出場(chǎng)效應(yīng)管（MOSFET）的功率，提高了電路的可靠

3、性。并且該種結(jié)構(gòu)形式的脈沖發(fā)生電路可以比較容易地?cái)U(kuò)展成為更大電流、更高功率的脈沖電流發(fā)生器。實(shí)際輸出的電流脈沖經(jīng)取樣電阻轉(zhuǎn)換為電壓信號(hào)后由FPGA配合高速ADC實(shí)時(shí)進(jìn)行脈沖幅度和寬度的測(cè)量，測(cè)量結(jié)果根據(jù)需要進(jìn)行進(jìn)一步運(yùn)算處理以減小測(cè)量誤差。該電流脈沖發(fā)生器具有過(guò)載和欠壓保護(hù)電路，輸出電流脈沖的幅度一旦超過(guò)安全值或電源電壓小于規(guī)定值時(shí)切斷輸出，同時(shí)觸發(fā)用戶(hù)警告，并且在每次測(cè)量完成后給出被測(cè)產(chǎn)品合格與否的指示。通過(guò)理論分析以及對(duì)電路各個(gè)參數(shù)

4、的仿真和優(yōu)化，使輸出電流脈沖在不同負(fù)載情況下具有過(guò)沖小、上升時(shí)間短以及幅值精度高等優(yōu)點(diǎn)。
　　該電流脈沖發(fā)生器輸出電流脈沖的幅度在0.10A～9.99A之間步進(jìn)可調(diào)，脈沖寬度在0.01ms～99.99ms之間步進(jìn)可調(diào)。并且輸出電流很大或很小時(shí)上升時(shí)間和下降時(shí)間均小于10us，過(guò)沖小于5％，電流脈沖幅度和寬度的測(cè)量精度均在±1%以?xún)?nèi)，測(cè)量結(jié)果具有良好的重復(fù)性。通過(guò)對(duì)實(shí)驗(yàn)數(shù)據(jù)的分析，在不同負(fù)載情況下，本文提出的多路電流脈沖疊加的方式很