用于超高速攝影的高精度脈沖延時(shí)可調(diào)電路系統(tǒng)的研制.pdf

1、目前高速分幅相機(jī)在航空、軍事、科學(xué)研究等領(lǐng)域都有著廣泛的應(yīng)用，它可用于捕捉物體的瞬間狀態(tài)，如導(dǎo)彈在彈道中的運(yùn)行軌跡。隨著科學(xué)技術(shù)的不斷發(fā)展，更多極端條件下的應(yīng)用場景對于分幅相機(jī)的性能要求也不斷的提升，未來分幅相機(jī)必然朝著高速、高精度、便攜化方向發(fā)展。對于分幅相機(jī)而言，其實(shí)現(xiàn)超高速曝光的核心成像器件是由脈沖延時(shí)可調(diào)電路構(gòu)成的ICCD相機(jī)（超快門控），它的性能指標(biāo)直接決定了分幅相機(jī)的性能，因此，設(shè)計(jì)出一款高速、高精度的脈沖延時(shí)可調(diào)電路對于分

2、幅相機(jī)技術(shù)的發(fā)展極為重要。
　　本文介紹了幾種脈沖延時(shí)可調(diào)電路的設(shè)計(jì)方案，在分析了每種方案的優(yōu)缺點(diǎn)后，最終采用模擬延時(shí)芯片和數(shù)字延時(shí)相結(jié)合的設(shè)計(jì)方案，很好的解決了信號抖動(dòng)問題，并且實(shí)現(xiàn)了最大10ms延時(shí)和10ms脈寬，延時(shí)分辨率為1ns。選用FPGA實(shí)現(xiàn)延時(shí)分辨率為5ns的延時(shí)，并將 FPGA與模擬延時(shí)芯片進(jìn)行級聯(lián)，通過二次延時(shí)，提高延時(shí)分辨率。輸入信號在進(jìn)入FPGA后，首先會(huì)進(jìn)行時(shí)鐘同步，此時(shí)會(huì)產(chǎn)生一個(gè)隨機(jī)的0~5ns的時(shí)鐘同步

3、誤差，這將導(dǎo)致輸出信號與輸入信號之間存在抖動(dòng)問題。為此本文設(shè)計(jì)了一個(gè)基于計(jì)數(shù)器芯片和模擬延時(shí)芯片的信號抖動(dòng)補(bǔ)償電路，計(jì)數(shù)器芯片測量時(shí)鐘同步誤差，再通過模擬延時(shí)芯片進(jìn)行補(bǔ)償，以此消除抖動(dòng)。為了實(shí)現(xiàn)脈寬可調(diào)，本文采用將兩路信號進(jìn)行不同的延時(shí)，延時(shí)差為希望得到的脈寬，然后將這兩路信號進(jìn)行邏輯操作后合成一路信號輸出。本設(shè)計(jì)采用STM32F103系列單片機(jī)作為核心控制器，與PC端上位機(jī)進(jìn)行通信，然后將配置延時(shí)數(shù)據(jù)發(fā)送給FPGA。設(shè)計(jì)完成后，對脈沖

4、延時(shí)可調(diào)電路的分辨率、穩(wěn)定性、系統(tǒng)固有延時(shí)等進(jìn)行了測試與分析。
　　本方案的創(chuàng)新點(diǎn)在于提出了計(jì)數(shù)器芯片和模擬延時(shí)芯片相結(jié)合的信號抖動(dòng)補(bǔ)償電路，該方案原理簡單，易于操作，且分辨率高，可以有效的將信號抖動(dòng)控制在1ns以內(nèi)。同時(shí)提出了一種簡單有效的實(shí)現(xiàn)脈寬可調(diào)的設(shè)計(jì)方案。
　　在完成脈沖延時(shí)可調(diào)電路的設(shè)計(jì)后，進(jìn)行了各方面測試，系統(tǒng)各個(gè)模塊運(yùn)行穩(wěn)定，且達(dá)到設(shè)計(jì)指標(biāo)要求，整體設(shè)計(jì)方案可行。該脈沖延時(shí)可調(diào)電路成本低、體積小，且延時(shí)分辨率