2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩60頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、由于當(dāng)今電子技術(shù)的快速進(jìn)步,在一些領(lǐng)域內(nèi)所需的信號(hào)越來(lái)越復(fù)雜,單一的信號(hào)合成已經(jīng)不能滿足人們的需要,為此人們開始關(guān)注于一些復(fù)雜的信號(hào),以此來(lái)滿足不同領(lǐng)域的需求。
  首先,本課題對(duì)傳統(tǒng)頻率合成器以及直接數(shù)字頻率合成器(DDS)的原理進(jìn)行了說(shuō)明,并對(duì)它們各自的優(yōu)缺點(diǎn)進(jìn)行簡(jiǎn)要的分析,總結(jié)了DDS的工作特點(diǎn)、頻譜分析,并著重對(duì)非理想情況下的雜散進(jìn)行了深入的解析。
  其次,隨著現(xiàn)場(chǎng)可編程門陣列(Field-Programmable

2、 Gate Array)的高速發(fā)展,人們?cè)絹?lái)越關(guān)注其應(yīng)用。因此本文對(duì)FPGA的發(fā)展過程、硬件的開發(fā)環(huán)境、硬件描述語(yǔ)言(主要是VHDL語(yǔ)言和Verilog HDL語(yǔ)言)以及FPGA的開發(fā)流程進(jìn)行了詳細(xì)的介紹。
  本文在深入研究直接數(shù)字頻率合成技術(shù)的基礎(chǔ)上,通過VHDL硬件描述語(yǔ)言對(duì)DDS的構(gòu)成部分進(jìn)行了設(shè)計(jì),并且通過DDS技術(shù)產(chǎn)生了不同的波形。該技術(shù)可以生成正弦波、鋸齒波、方波、三角波等四種普通信號(hào),在物理實(shí)驗(yàn)室中經(jīng)常遇見的李薩如

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論