嵌入式系統(tǒng)的快速硬件檢查點(diǎn)的設(shè)計(jì)和實(shí)現(xiàn).pdf

1、目前，嵌入式系統(tǒng)已經(jīng)廣泛應(yīng)用在交通，醫(yī)療，航空等各種領(lǐng)域，對(duì)應(yīng)的可靠性問(wèn)題逐漸成為人們關(guān)注的焦點(diǎn)。考慮一個(gè)需要長(zhǎng)時(shí)間運(yùn)行的任務(wù)，在執(zhí)行過(guò)程中，如果發(fā)生突發(fā)情況，導(dǎo)致程序不得不重新開(kāi)始執(zhí)行，就造成了不必要的時(shí)間開(kāi)銷和資源浪費(fèi)。因此，能夠在突發(fā)情況發(fā)生時(shí)容忍故障就顯得尤為重要了。檢查點(diǎn)技術(shù)就是這樣一種有效的容錯(cuò)手段，計(jì)算機(jī)和嵌入式系統(tǒng)中使用這種技術(shù)，從而提高可靠性。
　　本文主要研究基于Cortex-M3的嵌入式系統(tǒng)上的硬件檢查點(diǎn)實(shí)現(xiàn)

2、。該檢查點(diǎn)用于應(yīng)對(duì)斷電這類突發(fā)狀況。傳統(tǒng)的檢查點(diǎn)技術(shù)通過(guò)軟件來(lái)實(shí)現(xiàn)，每隔一段時(shí)間對(duì)程序的中間狀態(tài)進(jìn)行備份，雖然可以保證數(shù)據(jù)不會(huì)丟失，但會(huì)占用大量的應(yīng)用資源來(lái)設(shè)置檢查點(diǎn)，并且通用性較差。而硬件檢查點(diǎn)具有很強(qiáng)的可移植性，也不需要多余的代碼來(lái)實(shí)現(xiàn)。因此本文提出的硬件檢查點(diǎn)有很好的應(yīng)用前景和研究意義。
　　首先我們采用一個(gè)基于Cortex-M3核的嵌入式系統(tǒng)作為研究對(duì)象，該系統(tǒng)包括CPU軟核、RAM、UART接口、SPI接口、JTAG調(diào)試

3、接口和外部存儲(chǔ)器。根據(jù)模塊的接口時(shí)序和映射地址，將各個(gè)模塊掛載到總線上供CPU訪問(wèn)。并配置SPI接口總線使應(yīng)用程序從外部存儲(chǔ)器啟動(dòng)。
　　針對(duì)基于Cortex-M3核的嵌入式系統(tǒng)，本文提出了一種內(nèi)存檢查點(diǎn)的設(shè)計(jì)方案和一種寄存器檢查點(diǎn)設(shè)計(jì)方案。同時(shí)，設(shè)計(jì)了一個(gè)外部存儲(chǔ)器到RAM的代碼拷貝模塊，用來(lái)提高內(nèi)存檢查點(diǎn)的效率。并通過(guò)實(shí)驗(yàn)對(duì)比，說(shuō)明優(yōu)化后的效果。然后我們編寫了一個(gè)檢查點(diǎn)演示系統(tǒng)，在FPGA平臺(tái)實(shí)現(xiàn)。該程序執(zhí)行計(jì)數(shù)操作，同時(shí)將計(jì)

4、數(shù)通過(guò)UART串口發(fā)送到液晶屏上顯示。用外部中斷來(lái)模擬斷電觸發(fā)，當(dāng)外部中斷到來(lái)時(shí)，系統(tǒng)將當(dāng)前所計(jì)的數(shù)字存入非易失的鐵電存儲(chǔ)器中，等下次復(fù)位上電時(shí)，系統(tǒng)將這個(gè)數(shù)字取出并繼續(xù)計(jì)數(shù)。演示系統(tǒng)的設(shè)計(jì)有兩個(gè)目的，第一，驗(yàn)證了所設(shè)計(jì)的嵌入式系統(tǒng)的各模塊功能;第二，直觀地展示了硬件檢查點(diǎn)的設(shè)計(jì)理念。
　　本論文闡述了嵌入式系統(tǒng)的基本架構(gòu)，并在此基礎(chǔ)上設(shè)計(jì)了硬件檢查點(diǎn)，為嵌入式系統(tǒng)的可靠性研究積累了經(jīng)驗(yàn)。同時(shí)本文完整呈現(xiàn)了芯片設(shè)計(jì)的前端流程，包括