機(jī)載視頻處理及圖形生成系統(tǒng)硬件平臺設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著機(jī)載座艙顯示技術(shù)的高速發(fā)展，新一代的戰(zhàn)斗機(jī)已經(jīng)逐步采用綜合視頻圖形顯示系統(tǒng)來替代傳統(tǒng)的指針式儀表顯示系統(tǒng)。本文以某型機(jī)載視頻處理及圖形生成系統(tǒng)為研究對象，展開了對系統(tǒng)硬件平臺的設(shè)計(jì)與實(shí)現(xiàn)工作。
　　全文的主要研究內(nèi)容如下：
　　1.依據(jù)結(jié)構(gòu)化設(shè)計(jì)的思想，完成了對系統(tǒng)硬件平臺的架構(gòu)設(shè)計(jì)，包括分層設(shè)計(jì)和層間接口設(shè)計(jì)，將系統(tǒng)硬件平臺分為視頻輸入解碼層、數(shù)據(jù)處理層和視頻編碼輸出層共三層，并完成了各層之間的標(biāo)準(zhǔn)接口設(shè)計(jì)以及系統(tǒng)硬件

2、平臺與上層軟件平臺之間的數(shù)字接口設(shè)計(jì)。
　　2.依據(jù)自頂向下的設(shè)計(jì)方法，完成了系統(tǒng)硬件平臺從最頂層架構(gòu)到最底層電路實(shí)現(xiàn)的詳細(xì)設(shè)計(jì)過程，包括對數(shù)據(jù)處理層、視頻編解碼層以及外圍輔助電路模塊的設(shè)計(jì)與實(shí)現(xiàn)。其中，數(shù)據(jù)處理層以高速FPGA為核心處理器，采用操作系統(tǒng)內(nèi)存+獨(dú)立顯存的雙DDR2存儲器設(shè)計(jì)架構(gòu)。視頻編解碼層主要完成了模擬PAL視頻接口及1.62Gbps高速DVI視頻接口的設(shè)計(jì)與實(shí)現(xiàn)。外圍輔助電路模塊主要完成了系統(tǒng)電源分配網(wǎng)絡(luò)、時(shí)鐘

3、分配網(wǎng)絡(luò)以及2.5Gbps高速PCI-E通信接口等模塊的設(shè)計(jì)與實(shí)現(xiàn)。
　　3.完成了系統(tǒng)硬件平臺18層數(shù)?；旌细咚俑呙芏萈CB的設(shè)計(jì)，包括PCB的版面結(jié)構(gòu)設(shè)計(jì)、器件布局設(shè)計(jì)、層疊結(jié)構(gòu)設(shè)計(jì)以及主要硬件電路模塊的布線約束規(guī)則設(shè)計(jì)，給出了最終的PCB設(shè)計(jì)圖樣。
　　4.對系統(tǒng)硬件平臺中重要電路模塊進(jìn)行了信號完整性仿真分析，仿真結(jié)果表明，本文所設(shè)計(jì)的硬件平臺中，電源分配網(wǎng)絡(luò)是一個(gè)寬帶低阻抗網(wǎng)絡(luò)，533Mbps高速DDR2存儲器接口信

4、號質(zhì)量較好。
　　5.對系統(tǒng)原理樣機(jī)進(jìn)行了詳細(xì)的測試驗(yàn)證。單板測試結(jié)果表明，本文所設(shè)計(jì)的硬件平臺的系統(tǒng)可靠性、信號傳輸線阻抗、電源質(zhì)量、系統(tǒng)功耗等參數(shù)指標(biāo)均滿足設(shè)計(jì)要求，且有充分的裕度。硬件平臺中視頻接口、高速通信接口等模塊均滿足功能要求，且信號質(zhì)量好。而系統(tǒng)原理樣機(jī)整機(jī)測試結(jié)果則表明，系統(tǒng)硬件平臺能夠支持系統(tǒng)運(yùn)行所需要的各種復(fù)雜算法的實(shí)現(xiàn)，這有力地證明了本文所論述的機(jī)載視頻處理及圖形生成系統(tǒng)硬件平臺設(shè)計(jì)合理，能夠可靠地滿足系統(tǒng)要