面向多核DSP的DMA訪問(wèn)數(shù)據(jù)一致性優(yōu)化和驗(yàn)證平臺(tái)研究.pdf

1、多核結(jié)構(gòu)由于具有較好的可擴(kuò)展性、較低的通信延遲和功耗可控等特點(diǎn)，使其成為了目前主流的芯片架構(gòu)。多核結(jié)構(gòu)通過(guò)并行處理來(lái)提升系統(tǒng)的性能，同時(shí)進(jìn)一步增大的片上存儲(chǔ)資源緩解了“存儲(chǔ)墻”問(wèn)題，但是多核并行以及多級(jí)存儲(chǔ)結(jié)構(gòu)帶來(lái)的數(shù)據(jù)一致性問(wèn)題，仍是目前亟待解決的設(shè)計(jì)問(wèn)題之一，特別是在SRAM（Static RAM）和Cache共存的多核DSP（Digital Signal Processor）結(jié)構(gòu)中，其較高的實(shí)時(shí)性要求增加了數(shù)據(jù)一致性設(shè)計(jì)與驗(yàn)證的復(fù)

2、雜度。
　　本文以課題組自主研發(fā)，面向無(wú)線通信、圖像和視頻處理的高性能數(shù)字信號(hào)處理器——X-DSP作為研究對(duì)象，圍繞多核DSP的數(shù)據(jù)一致性特別是DMA（Direct Memory Access）訪問(wèn)數(shù)據(jù)一致性的設(shè)計(jì)、優(yōu)化和驗(yàn)證展開(kāi)研究。主要工作包括以下幾個(gè)方面：
　　首先，結(jié)合X-DSP的存儲(chǔ)結(jié)構(gòu)和訪問(wèn)模式，分析了各種模式下的數(shù)據(jù)流程以及存在的各種數(shù)據(jù)一致性問(wèn)題及其基本解決方案，并針對(duì)性能和實(shí)時(shí)性要求較高的DMA訪問(wèn)數(shù)據(jù)一致

3、性提出了優(yōu)化方案。
　　其次，完成了X-DSP的DMA訪問(wèn)數(shù)據(jù)一致性優(yōu)化設(shè)計(jì)，實(shí)現(xiàn)了DMA數(shù)據(jù)訪問(wèn)過(guò)程的流水化處理和AXI（Advanced eXtensible Interface）協(xié)議的高效對(duì)接；設(shè)計(jì)了流水化DMA訪問(wèn)過(guò)程中多源返回?cái)?shù)據(jù)的合并方案，減少了流水線停頓以及對(duì)CPU訪存的影響；解決了因引入L1D STag（L1D Shadow Tag）而帶來(lái)的Tag內(nèi)容一致性問(wèn)題和潛在的交叉訪問(wèn)互鎖問(wèn)題。
　　最后，本文基于U

4、VM（Universal Verification Methodology）構(gòu)建了L2模塊級(jí)通用驗(yàn)證平臺(tái)。在驗(yàn)證平臺(tái)的實(shí)現(xiàn)過(guò)程中，本文針對(duì)代碼的可重用性、參考模型的構(gòu)建、平臺(tái)的調(diào)試以及測(cè)試用例的規(guī)劃等問(wèn)題作出了詳細(xì)的研究，最后基于該驗(yàn)證平臺(tái)對(duì)DMA訪問(wèn)數(shù)據(jù)過(guò)程進(jìn)行了全面驗(yàn)證和評(píng)估。結(jié)果表明DMA訪問(wèn)數(shù)據(jù)一致性優(yōu)化方案能有效地提高數(shù)據(jù)一致性維護(hù)的效率，同時(shí)降低了因AXI突發(fā)訪問(wèn)、偵聽(tīng)操作等造成的DMA流水線擁塞情況，并且解決了STag的數(shù)