80MHz I-Q基帶信號發(fā)生器硬件模塊設(shè)計.pdf

1、I/Q基帶信號發(fā)生器可根據(jù)用戶的需求，產(chǎn)生指定調(diào)制格式的I/Q基帶信號，廣泛應(yīng)用于通信、雷達、衛(wèi)星的設(shè)計和測試等領(lǐng)域。本文對I/Q基帶信號發(fā)生器的硬件電路進行研究，主要完成的工作有：
　?。?）總體方案設(shè)計。分析了I/Q基帶信號發(fā)生器的組成，將其分成I/Q信號合成電路和I/Q信號調(diào)理電路兩部分。分析了I/Q信號合成電路的實時模式和任意波模式所需的功能模塊及其可實現(xiàn)性，確定了FPGA+DDR3 SDRAM+DAC的I/Q信號合成硬件

2、方案，通過FPGA內(nèi)用戶接口邏輯結(jié)合專用IP Core實現(xiàn)DDR3 SDRAM控制器，以及符號生成、調(diào)制映射、成形濾波、插值濾波、DDS等功能模塊，提高了硬件的集成度。研究了I/Q信號合成模塊輸出信號特點，確定I/Q信號調(diào)理電路的方案，實現(xiàn)I/Q信號輸出形式變換、重構(gòu)濾波、幅度控制和偏移控制等功能。
　　（2）設(shè)計實現(xiàn)了I/Q基帶信號合成電路。分析了鏡像頻率與輸出帶寬和采樣率之間的關(guān)系，通過過采樣降低對DAC重構(gòu)濾波器的設(shè)計要求；

3、根據(jù) I/Q輸出信號幅度、相位、偏移準確精細的要求，以800MSPS采樣率的雙通道DAC芯片AD9788為核心，構(gòu)建了數(shù)模轉(zhuǎn)換電路，并通過其內(nèi)部的寄存器控制實現(xiàn)插值、幅度精密控制和相位補償；分析了任意波模式讀寫速度和存儲容量要求，以DDR3 SDRAM芯片KVR13s9s8/4為核心構(gòu)建了波形數(shù)據(jù)讀寫電路，在FPGA內(nèi)控制器的控制下完成了任意 I/Q信號的合成；分析了 FPGA所需邏輯資源和 I/O引腳數(shù)，并結(jié)合AD9788和KVR13

4、s9s8/4等外圍芯片對數(shù)據(jù)速率、電平標準、信號完整性的要求進行了Bank的劃分和引腳的連接，在此基礎(chǔ)上實現(xiàn)了相關(guān)電路的設(shè)計。
　　（3）設(shè)計實現(xiàn)了I/Q基帶信號調(diào)理電路。針對I/Q信號差分輸出的需求，設(shè)計了單端轉(zhuǎn)差分電路，為了減小電路冗余設(shè)計了差分轉(zhuǎn)單端電路；針對過渡帶窄、阻帶衰減大和線性相位的需求，分析比較了切比雪夫、巴斯特沃、貝塞爾、橢圓濾波器的特點，采用9階橢圓濾波器的進行重構(gòu)濾波；針對平坦幅頻響應(yīng)的需求，采用控制DAC輸