協同緩解電路NBTI效應與泄漏功耗技術研究.pdf

1、隨著集成電路的工藝水平進入到納米層級時，器件的諸多負面效應逐漸突顯出來，其中負偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability,NBTI)效應成為影響集成電路可靠性與使用壽命的重要因素之一。長期的NBTI效應會造成電路的時延增加，速度降低，并最終導致電路的功能失效。針對NBTI效應的分析與研究已成為集成電路抗老化設計的重要課題之一。同時，電壓的非等比縮小帶來較大的泄漏功耗(Leakage Po

2、wer)，嚴重影響到器件的使用壽命，研究如何降低電路的泄漏功耗也是低功耗設計領域的重要內容之一。
　　現有方案通過輸入向量控制(IVC)結合門替換(GR)技術緩解負偏置溫度不穩(wěn)定性(NBTI)引起的電路老化，卻存在GR應用可能破壞IVC抗老化效果的問題，本文提出了一種輸入向量控制與傳輸門(TG)插入相結合的方案來緩解電路的NBTI效應，對于切分的子電路動態(tài)回溯尋找其最優(yōu)輸入向量，在不破壞IVC優(yōu)化效果的情況下，通過插入傳輸門來消除

3、合并子電路時產生的邏輯沖突，最終得到復原后的目標電路的最優(yōu)輸入控制向量。實驗結果表明:本文的IVC與傳輸門結合方案對于電路的時延退化改善率為57.74％，面積開銷為1.69％，與IVC與GR方案相比，時延退化改善率提高0.67倍，面積開銷降低0.42倍，體現了本文方案能夠更好的緩解電路的NBTI老化效應。
　　本文的IVC與傳輸門插入方案僅考慮到對于NBTI效應的緩解，卻未能減少電路的靜態(tài)泄漏功耗，為了滿足集成電路設計的低功耗要求

4、，本文給出了協同緩解電路NBTI與降低泄漏功耗方案，在IVC與傳輸門插入方案基礎上加以操作;當尋找子電路最優(yōu)輸入向量時，在非關鍵路徑上降低電路的泄漏功耗，同時在關鍵路徑上，基于緩解電路NBTI效應的基礎上進一步減少泄漏功耗，最終通過合并子電路得到最優(yōu)輸入向量來協同緩解電路的NBTI效應與降低泄漏功耗。相比較IVC與GR的協同優(yōu)化方案，本文方案在電路泄漏功耗幾乎相同的前提下，時延退化改善率提高了0.51倍，更加有利于NBTI效應的緩解與泄