新型700V低比導通電阻LDMOS的研究與設計.pdf

1、700V高壓LDMOS(Lateral Double-diffused metal oxide semiconductor field effect transistor)因其兼容CMOS與BCD工藝，所以在AC-DC，class-D放大器，電源管理等高壓電路中有廣泛的應用，但是隨著功率管工作時所能承受的耐壓的提高，器件的比導通電阻Ron,sp也越來越高，所以高壓LDMOS在電路中所產(chǎn)生的功耗也跟著變大，這是與我們?nèi)缃竦吞辑h(huán)保，可持續(xù)發(fā)

2、展的口號所違背的，因此提高高壓LDMOS的擊穿電壓同時降低比導通電阻Ron,sp一直是國內(nèi)外學者們的研究熱點。
　　本文設計了一種具有超低比導通電阻的高壓LDMOS，基于傳統(tǒng)的具有均勻摻雜的N-top層的triple RESURF LDMOS基礎上引入線性變摻雜技術，使得器件的電場分布更加平坦，提高了器件的擊穿電壓，同時由于表面的線性變摻雜的N-top層引入大量的多數(shù)載流子，增大了器件的表面電流密度，降低了器件的比導通電阻。通過仿

3、真軟件Medici仿真優(yōu)化了器件的線性變摻雜的N-top層的起始摻雜濃度，線性變摻雜的濃度梯度和位置等關鍵參數(shù)來設計新型具有線性變摻雜 N-top層的 triple RESURF LDMOS結(jié)構，優(yōu)化的具有線性變摻雜 N-top層的 triple RESURF LDMOS有847 V的高擊穿電壓的同時還有79.08 mΩ·cm2的比導通電阻， FOM值為9.08 MW/cm2，相比傳統(tǒng)結(jié)構器件性能得到質(zhì)的提升，最后還給出新型具有線性變摻

4、雜N-top層的triple RESURF LDMOS制造的配套簡易工藝流程。推導了具有均勻摻雜的N-top層的triple RESURF LDMOS不同溫度下的硅極限模型，依據(jù)傳統(tǒng)triple RESURF的比導通電阻和擊穿電壓的函數(shù)關系5.93×10-6×α×BVβ，當β=11/6和2時，分別根據(jù)仿真結(jié)果推導出α常溫下的值和α關于溫度的表達式，再將得到的β為11/6和2不同溫度下的硅極限模型與實驗結(jié)果進行擬合，最終β=2的不同溫度下