全集成高密度單光子雪崩二極管陣列探測(cè)器研究.pdf

1、蓋革模式下的單光子雪崩二極管（SPAD）陣列兼具單光子信號(hào)探測(cè)和皮秒量級(jí)的時(shí)間相關(guān)性，現(xiàn)在已經(jīng)開(kāi)始應(yīng)用于一些重要的科學(xué)領(lǐng)域，例如物理學(xué)，化學(xué)，生物學(xué)，航天學(xué)等。在與現(xiàn)代納米CMOS工藝相結(jié)合的設(shè)計(jì)和制造中，能夠在一整塊芯片上直接集成光子探測(cè)器、單元電路和外圍讀出電路等。在應(yīng)用于高速弱光環(huán)境下的探測(cè)時(shí)，需要著力提高器件性能、減小噪聲、提高芯片集成度。本文在SMIC0.18μm工藝下設(shè)計(jì)了一個(gè)128×128的全集成高密度單光子雪崩二極管陣列

2、探測(cè)器。
　　第一，設(shè)計(jì)了一種采用虛擬保護(hù)環(huán)結(jié)構(gòu)和淺溝槽隔離的SPAD器件，使有源區(qū)直徑降到5μm，整個(gè)器件直徑降到11μm以下，觀(guān)察其電場(chǎng)分布和摻雜濃度分布，雪崩電壓，內(nèi)部場(chǎng)強(qiáng)分布，證明了其適合小尺寸的設(shè)計(jì)。并且這種結(jié)構(gòu)能夠避免重?fù)诫s引起的帶帶隧穿和暗計(jì)數(shù)率，材料缺陷引起的后脈沖，能夠減少邊緣效應(yīng)同時(shí)將耗盡層的位置拉低，增加雪崩區(qū)深度，提高光子的探測(cè)效率。
　　第二，設(shè)計(jì)了一個(gè)高度集成的像素單元電路，包括能夠在3.5 ns

3、內(nèi)完成淬滅復(fù)位電路和一種超小規(guī)模的模擬計(jì)數(shù)電路，這個(gè)方案能夠很好的折中速率和占用面積的影響，在電容取到150 fF時(shí)采用對(duì)數(shù)計(jì)數(shù)可達(dá)到105數(shù)量級(jí)的計(jì)數(shù)范圍，而線(xiàn)性計(jì)數(shù)也可達(dá)到103數(shù)量級(jí)，采用一種交叉式電容嵌入到圓形SPAD陣列中，像素單元占空比得到顯著提高。
　　第三，設(shè)計(jì)了一種采用成熟的CMOS-APS陣列架構(gòu)和列并行處理方式的SPAD陣列，其中128列地址總線(xiàn)中8路共用一個(gè)多路復(fù)用器將像素?cái)?shù)據(jù)輸入到后級(jí)電路，利用相關(guān)雙采樣

4、電路在無(wú)光和有光的環(huán)境中分別采樣相減，得到一個(gè)純凈并且能夠直接反映入射光的模擬信號(hào)。設(shè)計(jì)了格雷碼電路和譯碼電路控制實(shí)現(xiàn)128路行列字線(xiàn)的選擇，并在最后設(shè)計(jì)了一個(gè)1MS/s8-bit的低電壓、低功耗的逐次逼近型模數(shù)轉(zhuǎn)換器。
　　綜上，本文首次采用成熟CMOS-APS陣列架構(gòu)實(shí)現(xiàn)SPAD陣列二維成像，并且所設(shè)計(jì)的圓形SPAD在采用了虛擬保護(hù)環(huán)結(jié)構(gòu)后能將直徑降低到11μm。不同于以往的數(shù)字計(jì)數(shù)電路做在外圍電路中，本文使用了主動(dòng)快速淬滅電