ieee802.11aviterbi譯碼器設計研究

1、分類號 密級U D C 編號桂 林 電 子 科 技 大 學碩 士 學 位 論 文題目： IEEE802.11a Viterbi譯碼器設計研究(英文) The Study and Implementation of ViterbiDecoder in IEEE802.11a研 究 生 姓 名： 付佃華指導教師姓名、 職務： 段吉海 副教授申 請 學 科 門 類： 工學碩士學 科 、專 業(yè)： 微電子學與固體電子學提 交 論 文 日 期： 2

2、007年9月論 文 答 辯 時 間： 2007年12月年 月 日摘 要摘 要作為數字基帶處理系統(tǒng)中差錯控制編碼的熱門技術之一，基于Viterbi算法譯碼的卷積碼技術已經廣泛應用到各種數字通信系統(tǒng)中，如：GSM（Group Special Mo-bile） 、 3GPP、 DVB （Digital Video Broadcast） 、 ATSC （美國先進電視） 、 WLAN （無線局域網） 等等。 WLAN作為未來移動通信的主流趨勢，

3、正朝著高速度、 低功耗、 接入靈活的方向發(fā)展。 IEEE802.11a協(xié)議采用了4G （第四代通信） 概念中的關鍵技術－OFDM （正交頻分復用） 技術來實現高速的WLAN通信。 Viterbi 譯碼器作為該協(xié)議下基帶處理的重要組成部分， 其速度和功耗性能對整個系統(tǒng)的成敗有著至關重要的作用。本文以某IEEE802.11a協(xié)議的WLAN基帶處理系統(tǒng)項目為背景，研究設計了該協(xié)議下基于OFDM系統(tǒng)的新型Viterbi譯碼器。文章對IEEE80

4、2.11a下OFDM調制技術作了分析，討論基于該技術下的差錯控制編碼。在傳統(tǒng)Viterbi譯碼器設計基礎上提出以下創(chuàng)新： 一、 提出改進的譯碼器的加－比－選結構， 實現了提高速度和節(jié)省資源的雙收； 二、 采用創(chuàng)新的回溯方法， 實現了高速譯碼輸出。在對提出的新方法進行了Matlab仿真驗證的基礎上，最終得到了新型的基四算法Viterbi譯碼器。 文中詳細論述了改進后Viterbi譯碼器算法的Matlab仿真、 硬件設計參數的確定、 硬件設

5、計結構的優(yōu)化以及最終硬件設計的仿真結果分析等幾個部分， 最后對所設計的Viterbi譯碼器進行了從FPGA到ASIC的設計研究， 并做了一些低功耗設計和可測試性設計的探討。本文所設計的Viterbi譯碼器在Xilinx的Spartan3-4000系列FPGA上最高譯碼速率為108M， 該譯碼器已經融入到某WLAN項目的基帶處理部分， 獲得了很好到效果。關鍵詞： 差錯控制編碼; 維特比譯碼器; 正交頻分復用; 低功耗; 可測試性.– I