數(shù)字電路培訓(xùn)資料

1、,第一章 數(shù)制與編碼(2),數(shù)制運(yùn)算：各種數(shù)制都可以進(jìn)行加/減/乘/除運(yùn)算1+0=0 1+1=10 1*0=0 1*1=-1數(shù)制轉(zhuǎn)換:1.十進(jìn)制轉(zhuǎn)成N進(jìn)制:整數(shù)部分除N取余,逆序排列,小數(shù)部分乘N取整,順序排列比如:19.25=1011.01(D)2.N進(jìn)制轉(zhuǎn)成十進(jìn)制:按位權(quán)展開(kāi)求和即可比如:FF(H)=15*16+15=255帶符號(hào)數(shù)表示:0表示正,1表示負(fù),放在數(shù)值前面原碼 正數(shù)原碼=0+

2、原碼,負(fù)數(shù)原碼=1+原碼反碼:正數(shù)反碼=0+原碼,負(fù)數(shù)反碼=1+原碼取反補(bǔ)碼:正數(shù)補(bǔ)碼=0+原碼,負(fù)數(shù)原碼=1+原碼取反加1 例子: 1110-1001=? (減數(shù)可以轉(zhuǎn)換成加補(bǔ)碼),,第一章 數(shù)制與編碼(3),在計(jì)算機(jī)中,任何符號(hào)都是用0和1表示的,需要通過(guò)方式來(lái)定義1.BCD碼(十進(jìn)制的二進(jìn)制編碼)編碼方式很多,常用的8421碼,余3碼,2421碼等2.可靠性編碼循環(huán)碼(相鄰只有一位不同),奇偶校驗(yàn)碼(

3、1的個(gè)數(shù)有特色),五中取2碼(只有2個(gè)1)等目的:檢錯(cuò)和糾錯(cuò)3.字符編碼ASCII碼(美國(guó)標(biāo)準(zhǔn)信息交換碼),信息傳送的共同語(yǔ)言,比如1的31(H),字母A是41(H),問(wèn)題:請(qǐng)問(wèn)右圖中,X1,X2….X12=?Y1,Y2是哪個(gè)字母?,,第二章 邏輯代數(shù)基礎(chǔ)(1),邏輯代數(shù),又叫布爾代數(shù),描述條件和結(jié)果之間的規(guī)律3種基本邏輯運(yùn)算:與 或 非 (舉例說(shuō)明,相應(yīng)的電路 與門(mén),或門(mén),非門(mén))復(fù)合邏輯:與非門(mén),或非門(mén),與或非門(mén),

4、同或門(mén)(圈點(diǎn)),異或門(mén)(圈加,不同時(shí)為1)等定理和規(guī)則:自等律: A*1=A, A+0=A 支配律: A*0=0,A+1=1 互補(bǔ)律: A+NOTA=1 A*NOTA=0交換律: A*B=B*A,A+B=B+A 結(jié)合律:(A*B)*C=A*(B*C),(A+B)+C=A+(B+C),分配律:A*(B+C)=A*B+A*C 重疊律: A*A=A A+A=A 復(fù)原律:NOT(NOT A)=A反演律(摩根定理):

5、NOT(A*B)=NOTA+NOTB NOT(A+B)=NOTA*NOTB 邏輯函數(shù)的表示方法:1.真值表 2.函數(shù)表達(dá)式 3.卡諾圖 4.邏輯圖,,A,B,0 1,01,F=A*NOTB+NOTA*B,注意:取值按循環(huán)碼排列,,第二章 邏輯代數(shù)基礎(chǔ)(2),邏輯函數(shù)的化簡(jiǎn)1.公式化簡(jiǎn)法,2.圖形化簡(jiǎn)法A.畫(huà)卡諾圖,注意變量按循環(huán)碼方

6、式取值B.把1相鄰按2的倍數(shù)圈起,至少有一個(gè)未被使用項(xiàng)C.將圈中相同變量提出來(lái)(與的關(guān)系),1用原來(lái)表示,0的取反,再進(jìn)行邏輯加.E.,簡(jiǎn)化結(jié)果,,CD,AB,00 01 11 10,00 01 11 10,,,,,,,,,,,,,,第三章 邏輯門(mén)電路,數(shù)字電路最基本的單元電路1.分立元件門(mén)電路例子:二極管/三極管構(gòu)成的門(mén)電路2.TTL集成門(mén)電路+5V工作的,高電平2.4

7、V-5V),低電平0V-0.4V灌電流,拉電流,噪聲容限,扇出系數(shù),OC門(mén),三態(tài)門(mén),產(chǎn)品系列74/54 74LS等3.MOS集成邏輯門(mén)電路使用注意:A.輸入阻抗高,靜電感應(yīng)擊穿柵極損壞,注意防靜電和儀表接地.B.多余管腳接電源或與其他輸入腳并聯(lián)使用C.與TTL電路混合使用,注意電平匹配(高電平3.5V,低電平0.5V),產(chǎn)品系列4000系列,74HC系列等,,第四章 組合邏輯電路(1),定義：信號(hào)輸出僅與該時(shí)刻的各個(gè)輸

8、入有關(guān)，與曾經(jīng)的狀態(tài)無(wú)關(guān)。常見(jiàn)的組合邏輯電路：半加器，全加器，編碼器，譯碼器，數(shù)據(jù)選擇器等,組合邏輯電路涉及步驟：1 分析因果關(guān)系，將實(shí)際問(wèn)題轉(zhuǎn)化成真值表2 找到邏輯關(guān)系函數(shù)，進(jìn)行公式或卡諾圖簡(jiǎn)化3 根據(jù)簡(jiǎn)化結(jié)果，選定門(mén)電路，畫(huà)出邏輯電路圖下面看一個(gè)實(shí)例：3人投票表決器,,BC,A,00 01 11 10,0,1,,第四章 組合邏輯電路(2),競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象概念：若某個(gè)變量通過(guò)2

9、條以上的路徑到達(dá)輸出端，由于路徑不同，導(dǎo)致延時(shí)不同，到達(dá)輸出的有先后，可能會(huì)使邏輯電路產(chǎn)生錯(cuò)誤輸出，這現(xiàn)象，叫競(jìng)爭(zhēng)。競(jìng)爭(zhēng)發(fā)生在變化過(guò)程中?！?”型冒險(xiǎn) F=A+NOTA 應(yīng)該恒1，出現(xiàn)負(fù)脈沖錯(cuò)誤“1” 型冒險(xiǎn) F=A*NOTA 應(yīng)該恒0，出現(xiàn)正脈沖錯(cuò)誤判斷：1 代數(shù)法找出有競(jìng)爭(zhēng)能力的變量，有原變量和反變量同時(shí)出現(xiàn)的，以次改變其他變量，看是否有冒險(xiǎn)等式出現(xiàn)2 卡諾圖法相切的圈，會(huì)產(chǎn)生冒險(xiǎn)冒險(xiǎn)的消除方法:1 修改

10、設(shè)計(jì)，增加多余項(xiàng)目2 延時(shí)間，增加選通電路3 利用濾波電路,消除競(jìng)爭(zhēng)能力與冒險(xiǎn)現(xiàn)象1,,A,BC,00 01 11 10,0,1,,,,,,,,,,,,第五章 時(shí)序邏輯電路,定義：信號(hào)輸出不僅與該時(shí)刻的各個(gè)輸入有關(guān)，還與曾經(jīng)歷史的狀態(tài)有關(guān)（就是有記憶功能）。常見(jiàn)的時(shí)序邏輯電路：RS觸發(fā)器，JK 觸發(fā)器，T觸發(fā)器,D觸發(fā)器,寄存器，移位寄存器，計(jì)數(shù)器半加器，全加器，編碼器，譯碼器，數(shù)