關于召開“核心電子器件、高端通用芯片及基礎軟件產(chǎn)品”重大

1、1附件2國家科技重大專項核心電子器件、高端通用芯片及基礎軟件產(chǎn)品2010年課題申報指南一、高端通用芯片方向課題課題1安全適用計算機安全適用計算機CPUCPU關鍵技術研究關鍵技術研究1.研究目標圍繞國產(chǎn)CPU的技術發(fā)展需求，針對國內先進集成電路制造工藝，開展CPU新型架構、CPU實現(xiàn)技術和應用技術的研究。2.考核指標(1)技術指標1.1新型架構研究（要求完成驗證系統(tǒng)設計）1.1.1單核或同構異構多核CPU架構，綜合功能性能達到國際同類產(chǎn)品

2、水平；1.1.2動態(tài)功耗管理和設計優(yōu)化，功耗小于3W；1.1.3基于新型架構的編譯工具鏈技術研究（與基礎軟件方向互動）。1.2實現(xiàn)技術研究1.2.1高速PHY設計技術研究(要求完成流片驗證)：DDR23、SATA2.0，符合相關的技術標準；1.2.2片上存儲器全定制設計技術研究（要求完成流片驗證）：A）多端口寄存器堆容量不小于64字64位，4讀4寫，訪問時間小于0.5ns；B）SRAM容量不小于1024位64位，訪問時間小于0.5ns。

3、1.2.3高性能圖形加速器設計（要求完成FPGA驗證）：支持3D、31.1.5多層次動態(tài)功耗管理技術；1.1.6實時硬件調試功能；1.1.7性能監(jiān)視和評測功能；1.1.8至少申請10項發(fā)明專利。1.2嵌入式CPU存儲器設計關鍵技術研究1.2.1高性能、低功耗、多端口寄存器堆設計技術研究（要求完成流片驗證）：不小于32字32位，4讀2寫，訪問時間小于0.8ns；1.2.2SRAM（要求完成流片驗證）：深度168192字、寬度2128位可配

4、置；主要指標不低于同一工藝下相同配置的SRAM典型性能；1.2.3符合業(yè)界標準的完整SRAMRF設計文件；1.2.4至少3項發(fā)明專利。1.3嵌入式CPU低功耗設計優(yōu)化技術及專用工具研發(fā)1.3.1內部時鐘樹綜合和優(yōu)化技術及專用工具：功耗指標優(yōu)于主流EDA工具10%以上；1.3.2提供符合工業(yè)界標準的設計文件，實現(xiàn)與業(yè)界標準流程的集成結合。1.3.3嵌入式CPU編譯及集成開發(fā)調試環(huán)境研發(fā)（與基礎軟件方向互動）(2)應用指標2.1無線傳感網(wǎng)絡