華為杯第二屆中國(guó)研究生創(chuàng)芯大賽——華為企業(yè)命題

1、“華為杯”第二屆中國(guó)研究生創(chuàng)“芯”大賽——華為企業(yè)命題來(lái)源：中國(guó)研究生創(chuàng)“芯”大賽賽題一：具有動(dòng)態(tài)補(bǔ)償及快速響應(yīng)的片上賽題一：具有動(dòng)態(tài)補(bǔ)償及快速響應(yīng)的片上LDOLDO設(shè)計(jì)設(shè)計(jì)描述及要求：描述及要求：1.完成一個(gè)典型模塊的物理設(shè)計(jì)（載體不限，如CPUGPU，編解碼器等），并給出PPA報(bào)告2.完成該模塊的PI分析，并分析產(chǎn)生電壓跌落的原因3.針對(duì)該模塊的PI問(wèn)題，設(shè)計(jì)一個(gè)片上LDO4.給出LDO對(duì)該模塊PI問(wèn)題的動(dòng)態(tài)補(bǔ)償效果及響應(yīng)曲線評(píng)審得

2、分點(diǎn)評(píng)審得分點(diǎn):1.關(guān)鍵性能指標(biāo)PPA，相同面積下頻率越高，功耗越小越好；相同頻率下，功耗越低，面積越小越好；2.LDO具有動(dòng)態(tài)響應(yīng)及快速相應(yīng)特性3.LDO的補(bǔ)償效果越大越好。輸出要求：輸出要求：1.GDS，SDC，物理設(shè)計(jì)報(bào)告2.LDO電路設(shè)計(jì)文檔和電路設(shè)計(jì)文件3.PI分析報(bào)告及LDO補(bǔ)償效果分析報(bào)告賽題二：四路并行賽題二：四路并行LTELTE基4turboturbo交織器設(shè)計(jì)交織器設(shè)計(jì)描述及要求：描述及要求：1.基于3GPP36.2

3、12協(xié)議的turbo交織地址計(jì)算公式：PI(i)=（f1if2i^2）modK；其中i=012…K1；f1f2可參考3GPP36.212協(xié)議表5.1.33，其中f1為奇數(shù)，f2為偶數(shù)；K為turbo碼塊長(zhǎng)度，Kmod32=0且1024=K=6144；2.設(shè)計(jì)邏輯電路，并行輸出PI(2n)，PI(2n1)，PI(2nK4)，PI(2nK41)，PI(2nK2)，PI(2nK21)，PI(2n3K4)，PI(2n3K41)等8組序列；其中n

4、=012…(K81)；6.除4中提到的中斷外，其余中斷自行設(shè)計(jì)。以實(shí)現(xiàn)場(chǎng)景完備且無(wú)冗余為原則。所有中斷需支持中斷狀態(tài)查詢，支持mask并支持寫清。所有中斷共用1bit輸出接口。評(píng)審得分點(diǎn)：評(píng)審得分點(diǎn)：1.所有功能正確實(shí)現(xiàn)。2.代碼簡(jiǎn)潔，邏輯清晰，可維護(hù)行好。3.邏輯開(kāi)銷越小且IP性能越高得分越高。4.低功耗設(shè)計(jì)越優(yōu)得分越高。輸出要求：輸出要求：1.IP設(shè)計(jì)方案文檔2.RTL代碼(verilog)3.testbench激勵(lì)及驗(yàn)證環(huán)境代碼4

5、.驗(yàn)證報(bào)告。附錄：IP接口賽題四：采用軟硬件結(jié)合的方式實(shí)現(xiàn)賽題四：采用軟硬件結(jié)合的方式實(shí)現(xiàn)paringparing算法算法(要求防要求防DFASPADPA)DFASPADPA)。描述及要求：描述及要求：1.基于BN256BN254曲線。曲線參數(shù)不限。2.paring需要的模乘、模加等底層基本運(yùn)算使用硬件實(shí)現(xiàn)。其他高層算法可采用軟件實(shí)現(xiàn)，實(shí)現(xiàn)方式不做要求。具備防護(hù)DFASPADPA（二階）攻擊的能力。3.paring性能至少可以達(dá)到100