fpga簡(jiǎn)介

1、FPGAFPGA簡(jiǎn)介簡(jiǎn)介一、簡(jiǎn)介：現(xiàn)場(chǎng)可程式化的閘陣列(FieldProgrammableGateArray簡(jiǎn)稱(chēng)FPGA)是一種在研發(fā)現(xiàn)場(chǎng)可立即規(guī)劃的多功能元件；其內(nèi)部是由許多邏輯閘及正反器(FlipFlop)所組成，可依特定的需求，經(jīng)過(guò)一定程序的規(guī)劃燒錄後，變成一顆具有該功能的IC，其使用時(shí)機(jī)為:l)ASIC(ApplicationSpecificIC)原型製作。2)少量生產(chǎn)時(shí)。3)驗(yàn)證系統(tǒng)的功能是否正確。目前的可程式化邏輯陣列大致上

2、可分成兩種硬體結(jié)構(gòu)，一種是每顆只能燒錄一次(AntiFuse反熔絲型)的FPGA，若一不小心或規(guī)劃有問(wèn)題時(shí)就無(wú)法挽回，故單位開(kāi)發(fā)成本較高；另一種則是可重覆燒錄的，此種型式的FPGA一般多為SRAM(StaticRAM靜態(tài)可讀寫(xiě)記憶體)Base，當(dāng)重覆規(guī)劃時(shí)即可自動(dòng)將先前規(guī)劃的內(nèi)容抹去，植入新的資料；另外當(dāng)電源關(guān)閉時(shí)規(guī)劃的內(nèi)容也自動(dòng)流失，雖然如此，SRAMBase的FPGA仍然十分受到歡迎，因?yàn)槠淇芍馗矡浀奶匦苑浅＿m合使用在實(shí)驗(yàn)上。因此

3、以下即將以Xilinx公司的SRAMBaseFPGA為例，介紹FPGA的結(jié)構(gòu)與使用方法。二、FPGA結(jié)構(gòu)介紹：FPGA的內(nèi)部結(jié)構(gòu)主要可分為三個(gè)部分(如圖7.1所示)l)可組織的邏輯區(qū)塊(ConfigurableLogicBlocks簡(jiǎn)稱(chēng)CLB)2)輸入輸出區(qū)塊(IOBlocks簡(jiǎn)稱(chēng)IOB)3)可程式化交連(ProgrammableInterconnects)以下就以此三個(gè)部分做細(xì)部介紹：(FPGA內(nèi)部結(jié)構(gòu)圖)2.輸入輸出區(qū)塊(IOB)：

4、IOB是做為CLB對(duì)外界的介面(如圖7.3所示)，每個(gè)IOB可規(guī)劃成輸入、輸出或雙向溝通。下面是IOB可設(shè)定成的形式：(IOB內(nèi)部結(jié)構(gòu)圖)(1)當(dāng)成輸入時(shí)：(i)直接輸入(DirectInput)(ii)正反器及鎖定輸入(FlipFlopContainLatch)(iii)上拉電阻輸入(PullUpResist)(2)當(dāng)成輸出時(shí)：(i)直接或暫存器輸出(DirectRegisteredOutput)(ii)反向輸出(Invertered

5、Not)(iii)三態(tài)或開(kāi)關(guān)輸出(TriStateOnOff)3.可程式化交連(ProgrammableInterconnects)：可程式化交連是使IOB與CLB或CLB與CLB之間能互相連接在一起的媒介，在沒(méi)有規(guī)劃前都是不相連的，只有在佈線時(shí)才會(huì)依需求連接，其中主要種類(lèi)可分為：切換矩陣(SwitchMatrix)，交連緩衝器(InterconnectBuffer)及金屬接線(MetalResource)，其個(gè)別說(shuō)明如下；l）切換矩陣