基礎(chǔ)電路設(shè)計(jì)(七) emc對策與雷擊防護(hù)

1、基礎(chǔ)電路設(shè)計(jì)基礎(chǔ)電路設(shè)計(jì)(七)EMCEMC對策與雷擊防護(hù)對策與雷擊防護(hù)前言前言由于IC與LSI高速化與高度積體化，使得IC與LSI本身就成是巨大的噪訊發(fā)生源，此外基于低耗電量的要求，即使IC與LSI低耗電化或是低噪訊化，從機(jī)器整體的角度觀之，機(jī)器對外部的噪訊反而變得極端敏感，因此有必要開發(fā)可抑制EMC等電磁干擾的技術(shù)。噪訊對策可分為兩種方式，一種是直接抑制噪訊，另一種方式是避免外部噪訊造成電磁性結(jié)合引發(fā)電路誤動(dòng)作，前者必需采取EMI對策

2、，后者則需采取EMS對策。在電磁噪訊充斥的環(huán)境下設(shè)計(jì)電子電路，除了成本tradeoff考慮之外，概括性的對策手段摸索與理論的結(jié)合成為重要的手法，因此接著要深入探討EMI與EMS的防護(hù)與對策。IC與LSI高速化與封裝時(shí)的噪訊對策高速化與封裝時(shí)的噪訊對策設(shè)計(jì)電子電路時(shí)選用適合電路動(dòng)作速度的邏輯IC非常重要，如果IC動(dòng)作速度超過設(shè)計(jì)上的要求時(shí)，系統(tǒng)與機(jī)器的帶寬會(huì)大幅增加(圖1)，抑制機(jī)器產(chǎn)生的噪訊變得毫無意義，而且更不易進(jìn)行EMC對策。最近大

3、部分的電子機(jī)器都使用高速低電壓CMOSIC，若與以往常用的TTLIC比較，CMOSIC反而更容易因噪訊造成電子電路誤動(dòng)作。噪訊發(fā)生源通常是在電流變化(didt)很大的部位。CMOSIC是在switching產(chǎn)生大電流(過渡電流與充放電電流)變化時(shí)動(dòng)作，此時(shí)若流入具有有限阻抗(impedance)的groundline(主要是inductance成份)，該部位就會(huì)發(fā)生電壓下降現(xiàn)象，而壓降造所成電路誤動(dòng)作，會(huì)因低電壓IC的閥值越低越危險(xiǎn)。相

4、較之下高速IC的場合，即使是數(shù)ns的噪訊也會(huì)引發(fā)電路誤動(dòng)作，因此不論是設(shè)計(jì)電子電路或是封裝設(shè)計(jì)，噪訊對策時(shí)必需注意以下要點(diǎn):(a).電源與接地層低阻抗化雙面電路基板對動(dòng)作速度較低的數(shù)字電路，具有良好的低阻抗效應(yīng)，因此接地可以采用如圖2所示的網(wǎng)狀(mesh)導(dǎo)線，如果能縮小電源?接地(ground)所形成的回路面積(looparea)，即使受到外部磁界影響產(chǎn)生誘導(dǎo)電流，由于該電流會(huì)相互抵銷，因此整體而言雙面電路較不易受到外部磁界影響。不過

5、短、粗是設(shè)計(jì)電源?接地導(dǎo)線的基本重要觀念。復(fù)數(shù)導(dǎo)體時(shí)靜態(tài)消耗電流IDD=PdVDD。最近IC不朝朝向低電壓低耗電量方向發(fā)展，假設(shè)電源電壓從5V變成3.3V低電壓時(shí)，耗電量減少程度可利用式(1)求得:VDD2=(3.3V5)2=0.44=44%亦即電源電壓從5V變成3.3V低電壓時(shí)，耗電量會(huì)降低44%。必需注意的是低電壓化對ICLSI的站立下降時(shí)間幾乎毫無影響，電壓變化(dvdt)與高頻噪訊有直接關(guān)連，也就是說ICLSI的低電壓化，可以有

6、效減少ICLSI本身的噪訊。【計(jì)算實(shí)例2】8位shiftresist74HC164的規(guī)格如下:如上所述電源.接地pattern導(dǎo)線層內(nèi)流有貫穿電流、負(fù)載充放電電流、終端阻抗驅(qū)動(dòng)電流所構(gòu)成的高頻電源電流，而且電源.接地pattern導(dǎo)線層內(nèi)還具有有限阻抗(impedance)，如果switching動(dòng)作電流流入電源.接地pattern導(dǎo)線層內(nèi)時(shí)，就會(huì)因電壓下降造成電路發(fā)生誤動(dòng)作。此外若用接口cable與外部機(jī)器設(shè)備連接時(shí)，接口cable會(huì)

7、成為common放射的天線，造成其它機(jī)器受到干擾，換言之電源接地層內(nèi)的高頻電源電流是common放射的發(fā)射源，因此common放射成為EMI對策的重要對象之一。實(shí)施switching動(dòng)作電流對策時(shí)的重點(diǎn)，分別是ICLSI的站立時(shí)間與下降時(shí)間。站立時(shí)間越快電源電流的帶寬越大，放射至外部的電磁波帶寬也越大，相對的就越不容易進(jìn)行對策。對機(jī)器設(shè)備或是系統(tǒng)而言，維持最小帶寬與抑制放射噪訊，成為最有效的EMI對策，換言之延遲ICLSI的站立時(shí)間具有