基于verilog數(shù)字鐘設(shè)計(jì)報(bào)告

1、1、課程設(shè)計(jì)目標(biāo)課程設(shè)計(jì)目標(biāo)1.熟悉并掌握verilog硬件描述語(yǔ)言2.熟悉quartus軟件開(kāi)發(fā)環(huán)境3.學(xué)會(huì)設(shè)計(jì)大中規(guī)模的數(shù)字電路，并領(lǐng)會(huì)其中的設(shè)計(jì)思想二、課程設(shè)計(jì)實(shí)現(xiàn)的功能二、課程設(shè)計(jì)實(shí)現(xiàn)的功能（1）設(shè)計(jì)一個(gè)數(shù)碼管實(shí)時(shí)顯示時(shí)、分、秒的數(shù)字時(shí)鐘（24小時(shí)顯示模式）；（2）可以調(diào)節(jié)小時(shí)，分鐘。（3）能夠進(jìn)行24小時(shí)和12小時(shí)的顯示切換。（4）可以設(shè)置任意時(shí)刻鬧鐘，并且有開(kāi)關(guān)鬧鐘功能。（5）有整點(diǎn)報(bào)時(shí)功能，幾點(diǎn)鐘LED燈閃亮幾下。（6）有

2、復(fù)位按鍵，復(fù)位后時(shí)間從零開(kāi)始計(jì)時(shí)，但鬧鐘設(shè)置時(shí)間不變。3、設(shè)計(jì)原理：設(shè)計(jì)原理：1、總原理框圖：、總原理框圖：是是2、各個(gè)子模塊設(shè)計(jì)：各個(gè)子模塊設(shè)計(jì)：計(jì)數(shù)模塊譯碼顯示模塊譯碼顯示模塊分頻模塊分頻模塊設(shè)置鬧鐘小時(shí)設(shè)置鬧鐘小時(shí)分鐘校正分鐘校正小時(shí)校正小時(shí)校正模式選擇模塊模式選擇模塊設(shè)置鬧鐘分鐘設(shè)置鬧鐘分鐘復(fù)位復(fù)位是否到鬧鐘時(shí)間是否到鬧鐘時(shí)間切換切換12進(jìn)制顯示進(jìn)制顯示輸出鬧鐘信號(hào)輸出鬧鐘信號(hào)到達(dá)整點(diǎn)到達(dá)整點(diǎn)輸出整點(diǎn)報(bào)時(shí)信號(hào)輸出整點(diǎn)報(bào)時(shí)信號(hào)SH

3、=4d0SL=4d0endelseif((mode_flag==4b0010)SH=4d0SL=4d0endif(cnt==8d59)計(jì)時(shí)達(dá)到計(jì)時(shí)達(dá)到59，下一個(gè)脈沖下從新計(jì)時(shí)，下一個(gè)脈沖下從新計(jì)時(shí)begincnt=8d0SH=4d0SL=4d0co=1b1endelsebeginco=1b0cnt=cnt8d1SL=cnt%10秒十位秒十位SH=cnt10秒各位秒各位endendendendmodule分計(jì)時(shí)和小時(shí)計(jì)時(shí)代碼和上述類似，

4、不再舉出。secondu4(_1HZresetmode_flagKeydone2SH24SL24co1)minuteu5(co11resetMH24ML24co2)houru6(co22resetHH24HL24)（3）、模式選擇模塊、模式選擇模塊：同過(guò)一個(gè)模式檔按鍵MODE，按一下產(chǎn)生對(duì)應(yīng)一種模式mode_flag，并且可以循環(huán)。在不同的模式下可以進(jìn)行不同的操作。其中mode_flag=40000為正常顯示計(jì)時(shí)，mode_flag=4

5、0001為小時(shí)調(diào)鐘模式，mode_flag=400010為分鐘調(diào)鐘模，mode_flag=40011為鬧鐘小時(shí)設(shè)置模式，mode_flag=40100為鬧鐘分鐘設(shè)置模式。模式產(chǎn)生：模式產(chǎn)生：modulemode(MODEmode_flag)inputMODEoutput[3:0]mode_flagreg[3:0]mode_flagalways@(negedgeMODE)begin如果檢測(cè)到有按鍵按下如果檢測(cè)到有按鍵按下mode_flag