參考概念復(fù)習(xí)題

1、1概念題參考答案一、數(shù)制和碼制1.十進(jìn)制數(shù)254.75的二進(jìn)制編碼11111110.11，十六進(jìn)制編碼FE.C。2.將（459）10編成（010001011001）8421BCD(011110001100)余3碼3.下列數(shù)中，哪個(gè)數(shù)最大D（A、B、C、D）。A、二進(jìn)制111B、八進(jìn)制110C、十進(jìn)制101D、十六進(jìn)制1004.下列哪個(gè)數(shù)是合法的8進(jìn)制數(shù)B（A、B、C、D）。A、128B、120C、912D、1A25.已知[N]補(bǔ)=101

2、00101，則其[N]原=11011011。6.余3碼10001000對(duì)應(yīng)的2421碼為C。A01010101B.10000101C.10111011D.111010117.在計(jì)算機(jī)中進(jìn)行加減運(yùn)算時(shí)常采用D。AIIB原碼C反碼D補(bǔ)碼8.二進(jìn)制小數(shù)0.0110的補(bǔ)碼表示為1.1010。9.0的原碼有2形式，反碼有2形式，補(bǔ)碼有1形式。10.BCD碼中，有權(quán)碼有8421、2421、5211等，無權(quán)碼有格雷碼、余三碼，其中格雷碼是高可靠性編碼

3、。二、門電路11.CMOS“與非”門用的多余輸入端的處理方法有：A。A、接邏輯“1”B、接邏輯“0”C、懸空12.CMOS門電路的功耗比TTL門電路的功耗小(大、小)。13.TTL門電路的速度比CMOS門電路速度快（快、慢）。14.一片與非門芯片具有三個(gè)三輸入端與非門，該芯片引腳數(shù)至少要14。（14、16、18、20）。15.三態(tài)門除了具有高電平和低電平兩種狀態(tài)外，還有第三種狀態(tài)叫高阻狀態(tài)。328.由函數(shù)構(gòu)成的邏輯電路有（有，無）險(xiǎn)象。

4、消除方法。29.邏輯函數(shù)構(gòu)成的邏輯電路，（有、無）無邏輯冒險(xiǎn)。FAECDEAC???30.說法“一個(gè)沒有冒險(xiǎn)現(xiàn)象的邏輯表達(dá)式是最簡(jiǎn)邏輯表達(dá)式”錯(cuò)誤。（正確、錯(cuò)誤）31.說法“用卡諾圖簡(jiǎn)化邏輯函數(shù)時(shí)，從沒有多種入圈方式的最小項(xiàng)1開始畫卡諾圈，這樣將不會(huì)產(chǎn)生多余圈”正確。（正確、錯(cuò)誤）32.說法“卡諾圈中最小項(xiàng)對(duì)應(yīng)1的個(gè)數(shù)應(yīng)該為2的整數(shù)倍，如2、4、6…個(gè)1”錯(cuò)誤。（正確、錯(cuò)誤）33.邏輯函數(shù)的表達(dá)方法有表達(dá)式、電路圖、真值表等。34.競(jìng)爭(zhēng)

5、冒險(xiǎn)是由于門電路延時(shí)產(chǎn)生的。35.n個(gè)變量的函數(shù)的全體最小項(xiàng)之或恒為1。四、組合邏輯電路36.常用MSI組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器數(shù)值比較器、全加器等。37.說法“組合邏輯電路的輸出只和即時(shí)輸入有關(guān)，與過去的輸入和輸出無關(guān)”正確。（正確、錯(cuò)誤）38.與門、或門和非門是組合邏輯電路的基本單元。39.奇偶校驗(yàn)器只能檢測(cè)奇次（奇次、偶次）數(shù)據(jù)傳輸錯(cuò)誤。40.采用偶校驗(yàn)方法傳送8bit數(shù)據(jù)10110010，添加的校驗(yàn)位為0（0或1