上拉電阻和下拉電阻

1、上拉電阻和下拉電阻一、什么是上拉電阻？什么是下拉電阻？上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。二、上拉電阻及下拉電阻作用：1、提高電壓準位：a.當TTL電路驅(qū)動COMS電路時，如果

2、TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。b.OC門電路必須加上拉電阻，以提高輸出的搞電平值。2、加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。3、NApin防靜電、防干擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁干擾。4、電阻匹配，抑制

3、反射波干擾：長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。5、預設空閒狀態(tài)缺省電位：在一些CMOS輸入端接上或下拉電阻是為了預設缺省電位.當你不用這些引腳的時候這些輸入端下拉接0或上拉接1。在I2C總線等總線上，空閑時的狀態(tài)是由上下拉電阻獲得。6.提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。同樣如果輸出端處于

4、被動狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。從而提高芯片輸入信號的噪聲容限增強抗干擾能力。三、上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應當足夠??；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點通常在1k到10k之間選取。對下拉電阻也有類似道理。等效電阻.設計這個電阻的目的是為了當用戶不需要用這個引腳的功能時

5、不用外加元件就可以置這個引腳到缺省的狀態(tài).而不會使CMOS輸入端懸空.使用時要注意如果這個缺省值不是你所要的你應該把這個輸入端直接連到你需要的狀態(tài).2這個引腳如果是上拉的話可以用于“線或“邏輯.外接漏極開路或集電極開路輸出的其他芯片.組成負邏輯或輸入.如果是下拉的話可以組成正邏輯“線或“但外接只能是CMOS的高電平漏極開路的芯片輸出這是因為CMOS輸出的高低電平分別由PMOS和NMOS的漏極給出電流可以作成P漏開路或N漏開路.而TTL的

6、高電平由源極跟隨器輸出電流不適合“線或“.3TTL到CMOS的驅(qū)動或反之原則上不建議用上下拉電阻來改變電平最好加電平轉(zhuǎn)換電路.如果兩邊的電源都是5伏可以直接連但影響性能和穩(wěn)定尤其是CMOS驅(qū)動TTL時.兩邊邏輯電平不同時一定要用電平轉(zhuǎn)換.電源電壓3伏或以下時建議不要用直連更不能用電阻拉電平.4芯片外加電阻由應用情況決定但是在邏輯電路中用電阻拉電平或改善驅(qū)動能力都是不可行的.需要改善驅(qū)動應加驅(qū)動電路.改變電平應加電平轉(zhuǎn)換電路.包括長線接收

7、都有專門的芯片.上拉電阻、下拉電阻的作用1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加

8、上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應當足夠小；電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點