嵌入式課后習(xí)題整理

1、嵌入式系統(tǒng)的定義嵌入式系統(tǒng)的定義:在系統(tǒng)中有些計(jì)算機(jī)是作為某個(gè)專用系統(tǒng)中的一個(gè)部件而存在的，像這樣“嵌入”到更大、專用的系統(tǒng)中的計(jì)算機(jī)系統(tǒng)，稱之為“嵌入式計(jì)算機(jī)”、“嵌入式計(jì)算機(jī)系統(tǒng)”或“嵌入使系統(tǒng)”。嵌入式系統(tǒng)的組成嵌入式系統(tǒng)的組成：:通常由嵌入式處理器、外圍設(shè)備、嵌入式操作系統(tǒng)和應(yīng)用軟件等幾大部分組成。實(shí)時(shí)系統(tǒng)實(shí)時(shí)系統(tǒng)(RealTimeSystem):是指產(chǎn)生系統(tǒng)輸出的時(shí)間對(duì)系統(tǒng)至關(guān)重要的系統(tǒng)。從輸入到輸出的滯后時(shí)間必須足夠小到一個(gè)

2、可以接受的時(shí)限內(nèi)。實(shí)時(shí)系統(tǒng)的分類:根據(jù)響應(yīng)時(shí)間可分為3種類型：1強(qiáng)實(shí)時(shí)系統(tǒng)2弱實(shí)時(shí)系統(tǒng)3一般實(shí)時(shí)系統(tǒng)根據(jù)確定性可分為2種類型：1硬實(shí)時(shí)系統(tǒng)2軟實(shí)時(shí)系統(tǒng)實(shí)時(shí)操作系統(tǒng)(RTOS)是具有實(shí)時(shí)性且能支持實(shí)時(shí)控制系統(tǒng)工作的操作系統(tǒng)。RTOS與通用計(jì)算機(jī)與通用計(jì)算機(jī)OS的區(qū)別：的區(qū)別：實(shí)時(shí)性：響應(yīng)速度快，只有幾微秒；執(zhí)行時(shí)間確定、可預(yù)測(cè)；代碼尺寸?。?0～100KB，節(jié)省內(nèi)存空間，降低成本；應(yīng)用程序開發(fā)較難；需要專用開發(fā)工具：仿真器、編譯器和調(diào)試器

3、等。單片機(jī)系統(tǒng)、嵌入式系統(tǒng)和單片機(jī)系統(tǒng)、嵌入式系統(tǒng)和SOC系統(tǒng)三者有何區(qū)別和聯(lián)系？系統(tǒng)三者有何區(qū)別和聯(lián)系？單片機(jī)８位的電子器件內(nèi)部集成Flash、RAM、總線邏輯、定時(shí)器計(jì)數(shù)器、WatchDog、IO，串行口、脈寬調(diào)制輸出、AD，DA等各種必要的功能模塊和外圍部件。SoC就是SystemonChip，SoC是一種基于IP（IntellectualProperty）核嵌入式系統(tǒng)設(shè)計(jì)技術(shù)。它結(jié)合了許多功能區(qū)塊，將功能做在一個(gè)芯片上，ARMR

4、ISC、MIPSRISC、DSP或是其他的微處理器核心，加上通信的接口單元交叉開發(fā)環(huán)境交叉開發(fā)環(huán)境:是指實(shí)現(xiàn)編譯、鏈接和調(diào)試應(yīng)用程序代碼的環(huán)境與運(yùn)行應(yīng)用程序的環(huán)境不同，它分散在有通信連接的宿主機(jī)與目標(biāo)機(jī)環(huán)境之中。宿主機(jī)(Host)是一臺(tái)通用計(jì)算機(jī)，一般是PC機(jī)。它通過(guò)串口或網(wǎng)絡(luò)連接與目標(biāo)機(jī)通信。目標(biāo)機(jī)(Target)可以是嵌入式應(yīng)用軟件的實(shí)際運(yùn)行環(huán)境，也可以是能替代實(shí)際環(huán)境的仿真系統(tǒng)。嵌入式系統(tǒng)的調(diào)試方法：嵌入式系統(tǒng)的調(diào)試方法：1源程序

5、模擬器方式2監(jiān)控器方式3仿真器方式源程序模擬器(Simulat)是在PC機(jī)上，通過(guò)軟件手段模擬執(zhí)行為某種嵌入式處理器編寫的源程序的測(cè)試工具。監(jiān)控器(Monit)調(diào)試方式需要目標(biāo)機(jī)與宿主機(jī)協(xié)調(diào)。首先，在宿主機(jī)和目標(biāo)機(jī)之間通過(guò)串口、以太口等建立物理連接，然后在宿主機(jī)上運(yùn)行調(diào)試器，目標(biāo)機(jī)運(yùn)行監(jiān)控程序和被調(diào)試程序，從而建立宿主機(jī)與目標(biāo)機(jī)的邏輯連接。宿主機(jī)通過(guò)調(diào)試器與目標(biāo)機(jī)的監(jiān)控器建立通信連接，它們相互間的通信遵循遠(yuǎn)程調(diào)試協(xié)議。仿真器調(diào)試方式是在

6、微處理器的內(nèi)部嵌入額外的控制模塊。當(dāng)特定的觸發(fā)條件滿足時(shí)，系統(tǒng)將進(jìn)入某種特殊狀態(tài)。在這種狀態(tài)下，被調(diào)試的程序暫時(shí)停止運(yùn)行，宿主機(jī)的調(diào)試器通過(guò)微處理器外部特設(shè)的通信口訪問(wèn)各種寄存器、存儲(chǔ)器資源，并執(zhí)行相應(yīng)的調(diào)試指令。BSP（板級(jí)支持包）（板級(jí)支持包）由于嵌入式系統(tǒng)中采用微處理器／微控制器的多樣性，嵌入式操作系統(tǒng)的可移植性顯得更加重要。所以有些嵌入式操作系統(tǒng)的內(nèi)核明確分成兩層，上層一般稱為“內(nèi)核”，而低層則主要特點(diǎn)采用了3級(jí)流水線結(jié)構(gòu)，指令

7、執(zhí)行分為取指、譯碼和執(zhí)行等3個(gè)階段；ARM9TDMI主要特點(diǎn)采用指令和數(shù)據(jù)分離訪問(wèn)的方式，即采用了指令Cache和數(shù)據(jù)Cache。用專門硬件來(lái)直接完成ARM與Thumb指令的譯碼。ARM9TDMI也有協(xié)處理器接口，允許在芯片增加浮點(diǎn)、數(shù)字信號(hào)處理或其他專用的協(xié)處理器。ARM9TDMI也提供相應(yīng)的軟核。ARM9ES是具有DSP功能的能執(zhí)行v5TE版ARM指令的ARM9TDMI軟核，當(dāng)然其芯片面積要增加30％。在ARM9流水線設(shè)計(jì)中，增加專

8、用流水段用于存儲(chǔ)器訪問(wèn)和將結(jié)果寫回到寄存器組。而且，寄存器讀也移到譯碼段。這些改變通過(guò)減少在單一時(shí)鐘周期內(nèi)操作最大的邏輯數(shù)目，允許更高的時(shí)鐘頻率。ARM920T處理器核是在ARM9TDMI處理器內(nèi)核基礎(chǔ)上，增加了分離式的指令Cache和數(shù)據(jù)Cache，并帶有相應(yīng)的存儲(chǔ)器管理單元IMMU和DMMU、寫緩沖器及AMBA接口等。ARM處理器支持下列數(shù)據(jù)類型數(shù)據(jù)類型：Byte字節(jié)8位；Halfwd半字16位（半字必須與2字節(jié)邊界對(duì)準(zhǔn)）；Wd字3