基于matlab的數(shù)字頻率計(jì)設(shè)計(jì)畢業(yè)論文

1、【標(biāo)題】基于MATLAB的數(shù)字頻率計(jì)設(shè)計(jì)【作者】李林【關(guān)鍵詞】【指導(dǎo)老師】嚴(yán)文娟【專(zhuān)業(yè)】應(yīng)用電子技術(shù)【正文】1緒論1.1本課題研究背景數(shù)字式頻率計(jì)即DFMDigitalFrequencyMeter，也稱(chēng)為數(shù)字頻率表或電子計(jì)數(shù)器。它不僅是電子測(cè)量和儀器儀表專(zhuān)業(yè)領(lǐng)域中測(cè)量頻率與周期、測(cè)量頻率比和進(jìn)行計(jì)算的重要儀器，而且要比示波器測(cè)頻更方便、經(jīng)濟(jì)得多，特別是現(xiàn)代電子計(jì)數(shù)器產(chǎn)品與組件和具有多種測(cè)量功能的數(shù)字式頻率計(jì)，已廣泛應(yīng)用于計(jì)算機(jī)系統(tǒng)，通訊

2、廣播設(shè)備，生產(chǎn)過(guò)程自動(dòng)化測(cè)控裝置、帶有LED、LCD數(shù)字顯示單元的多種儀器儀表以及諸多的科學(xué)技術(shù)領(lǐng)域。隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它應(yīng)用工具軟件上完成邏輯編譯、邏輯化簡(jiǎn)、邏輯優(yōu)化、及仿真測(cè)試等設(shè)計(jì)，以實(shí)現(xiàn)既定的硬件系統(tǒng)功能。EDA技術(shù)使設(shè)計(jì)者的產(chǎn)品開(kāi)發(fā)周期大大縮短，產(chǎn)品的性?xún)r(jià)格比提高，從而在電子設(shè)計(jì)領(lǐng)域越來(lái)越廣泛的應(yīng)用。在電子信息技術(shù)的今天，對(duì)電信號(hào)的測(cè)量精度要求越來(lái)越高，大部分頻率

3、計(jì)采用普通門(mén)電路或可編程邏輯器件作為信號(hào)處理系統(tǒng)的控制核心，存在結(jié)構(gòu)復(fù)雜、穩(wěn)定性差、精度不高的弊端。在大量的產(chǎn)品開(kāi)發(fā)、研制和電子儀表生產(chǎn)與試驗(yàn)工作中，多是需要自行設(shè)計(jì)測(cè)頻與計(jì)數(shù)電路的組件單元，有時(shí)不必購(gòu)置上述貴重的專(zhuān)用測(cè)頻計(jì)數(shù)儀器。1.2本課題研究現(xiàn)狀隨著科學(xué)技術(shù)的不斷發(fā)展，對(duì)測(cè)試技術(shù)提出了一系列新的要求。60年代以來(lái)，在半導(dǎo)體器件和計(jì)算機(jī)技術(shù)發(fā)展的基礎(chǔ)上，結(jié)合電測(cè)技術(shù)創(chuàng)造出了完全新的數(shù)字式儀表。它在測(cè)試方法、原理、儀器結(jié)構(gòu)和操作方法上

4、完全與前面所講的模擬儀表不同，在質(zhì)的方面也有很大的飛躍；70年代以來(lái)，把微型計(jì)算機(jī)的功能引入數(shù)字儀表，產(chǎn)生了新型智能化儀表，它具有程序控制、信息儲(chǔ)存數(shù)據(jù)處理和自動(dòng)檢修功能，使數(shù)字儀表向高準(zhǔn)確度、多功能、高可靠性和低價(jià)格方面大大邁進(jìn)了一步。經(jīng)查閱數(shù)字式頻率計(jì)設(shè)計(jì)的許多有關(guān)文獻(xiàn)，人們對(duì)數(shù)字式頻率計(jì)有很多研究，但總不能得到一個(gè)比較滿(mǎn)意的設(shè)計(jì)方法。其中提出了一種用多功能電子表改裝的數(shù)字頻率計(jì)，它以電子表為核心，通過(guò)各自的單元電路構(gòu)成，采用普通元

5、件如電阻、電容、三極管等，如圖11為簡(jiǎn)易數(shù)字頻率計(jì)的電路圖。這種原始搭建電路的設(shè)計(jì)方法在如今已經(jīng)沒(méi)有人使用了，它雖造價(jià)低廉，但穩(wěn)定性就比較差，因此這種方法不能得到廣泛使用[1]。較寄存器。利用計(jì)數(shù)器的連續(xù)計(jì)數(shù)模式和上升沿捕獲模式，在定時(shí)器中斷中計(jì)數(shù)N個(gè)脈沖信號(hào)時(shí)間，再除N得到頻率。設(shè)計(jì)電路框圖如圖13所示[3]。用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)數(shù)字式頻率計(jì)，相比傳統(tǒng)的電路系統(tǒng)的設(shè)計(jì)方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（

6、ToptoDown）和庫(kù)（LibraryBased）的設(shè)計(jì)特點(diǎn)。從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)用VHDL對(duì)電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯(cuò)，然后在系統(tǒng)級(jí)進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門(mén)級(jí)邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，從而實(shí)現(xiàn)可編程的專(zhuān)用集成電路的設(shè)計(jì)。頻率計(jì)內(nèi)部邏輯圖如圖14所示。但VHDL獨(dú)特的語(yǔ)言程序也對(duì)于初學(xué)者來(lái)說(shuō)有一定的難度[4]。1.3本文研究?jī)?nèi)容與方法本文