計算機組成原理與匯編語言（組成原理部分）2000級

1、計算機組成原理與匯編語言（組成原理部分）2000級,北航計算機學(xué)院 劉旭東Tel ：82316285，82317634Mail：liuxd@buaa.edu.cn,第二部分 存儲系統(tǒng),存儲系統(tǒng)概述主存儲器的組成與工作原理高速緩沖存儲器的結(jié)構(gòu)與工作原理輔助存儲器（磁表面存儲器）虛擬存儲系統(tǒng),存儲系統(tǒng)概述主存儲器的組成與工作原理高速緩沖存儲器的結(jié)構(gòu)與工作原理輔助存儲器（磁表面存儲器）虛擬存儲系統(tǒng),1.

2、1 存儲系統(tǒng)概述,存儲器分類按介質(zhì)分類：半導(dǎo)體存儲器磁介質(zhì)存儲器光盤存儲器按訪問方式分類：隨機訪問存儲器 （Random Access Memory—RAM）只讀存儲器 （Read Only Memory—ROM）順序訪問存儲器 （Tape）直接訪問存儲器 （Disk）聯(lián)想存儲器 （某些Cache) 按功能分類：高速緩沖存儲器主存儲器輔助存儲器控制存儲器,1.1 存儲系統(tǒng)概述,存儲器的性能指標(biāo)訪問時間（

3、Access Time）：隨機訪問存儲器：訪問時間指讀或?qū)懖僮魉脮r間，即從給定地址到存儲器完成讀或?qū)懖僮魉钑r間。 其他類型：指將讀寫機構(gòu)定位到目標(biāo)位置所需的時間。 存儲周期（Cycle Time）：僅對RAM而言，指兩次訪問存儲器單元之間的最小時間間隔。一般均大于訪問時間。 帶寬（Bandwidth）／數(shù)據(jù)傳輸率（Transfer Rate）一般的隨機訪問存儲器：1／Cycle Time；其他類型：TN=TA+N/R

4、 TN：讀寫N Bits所需的平均時間 TA：訪問時間 N：N Bits R：存儲部件的數(shù)據(jù)傳輸率（ bits /s）,1.1 存儲系統(tǒng)概述,存儲器的層次/性能特征,1.1 存儲系統(tǒng)概述,存儲器的層次結(jié)構(gòu),二級存儲系統(tǒng)指：高速緩沖存儲器（Cache）＋主存儲器,1.2 半導(dǎo)體存儲器,隨機訪問存儲器（RAM）SRAM（Static RAM）：靜態(tài)存儲器，相對動態(tài)而言，集成度低，但不必刷新。DRAM（Dyn

5、amic RAM）：動態(tài)存儲器，需要刷新，相對而言，集成度高。FPM （Fast Page Mode） DRAM：串行訪問方式，傳統(tǒng)的DRAM類型（RAS,CAS選擇型）。EDO （Extended Data Out） DRAM：可并行訪問的DRAM類型（實際上是一種簡單的Pipelining型存儲器類型。上一個地址訪問結(jié)束前可以開展下一個地址訪問，提高了整個存儲器的BandWidth）。FPM DRAM、EDO DRAM均屬于非同

6、步型DRAM。SDRAM（ Synchronous DRAM）：同步DRAM（與CPU保持同步）, 由系統(tǒng)時鐘驅(qū)動的DRAM，在存儲器完成存取操作期間，CPU可以進(jìn)行其他工作，從而提高了系統(tǒng)的性能。而非同步型DRAM，在存取操作期間，CPU只能處于等待狀態(tài)。 DDR（Double Data Rate）DRAM,1.2 半導(dǎo)體存儲器,只讀存儲器（ROM）固定掩膜（Masks）ROMPROM（Programmable ROM）：一次

7、性可編程EPROM（Erasable PROM）：可擦除可編程（紫外線擦除）EEPROM（Electrically Erasable PROM）：電擦除（字節(jié)一級）Flash Memory：電擦除（Block Level）,存儲系統(tǒng)概述主存儲器的組成與工作原理高速緩沖存儲器的結(jié)構(gòu)與工作原理輔助存儲器（磁表面存儲器）虛擬存儲系統(tǒng),2.1 存儲單元電路,基本要求具有兩種穩(wěn)定（或半穩(wěn)定）狀態(tài)，用來表示二進(jìn)制的 1 和 0 ；

8、可以實現(xiàn)狀態(tài)寫入（或設(shè)置）；可以實現(xiàn)狀態(tài)讀去（或感知）。,2.1 存儲單元電路,SRAM存儲單元電路（六管單元電路）,T1，T2：工作管；T3，T4：負(fù)載管；T5，T6：門控管；穩(wěn)定狀態(tài)：T1 截止，T2 導(dǎo)通，表示 1 T2 截止，T1 導(dǎo)通，表示 0保持狀態(tài)：字選線低電平，T5 和 T6 截止，內(nèi)部保持穩(wěn)定狀態(tài)。,2.1 存儲單元電路,DRAM存儲單元電路（單管單元電路）,Cs電容 &l

9、t;<Cd電容C上有電荷表示‘1’，無電荷表示‘0’保持狀態(tài)：字選線低電平，T截止，內(nèi)部保持穩(wěn)定狀態(tài)。但電容有漏電流，狀態(tài)不能長久保持 ，需要不斷刷新（再生）。,讀出時：D 線預(yù)充電到 Vpre=2.5V，字選線高電平，T導(dǎo)通，若單元電路保存信息是 1，Vcs=3.5V，電流方向從單元電路內(nèi)部向外；若單元電路保存信息是 0，Vcs=0.0V，電流方向從外向單元電路內(nèi)部；因此，根據(jù)數(shù)據(jù)線上電流的方向可判斷單元電路保存的是 1還是

10、 0。 讀出過程實際上是Cs與Cd上的電荷重新分配的過程，也是Cs與Cd上的電壓重新調(diào)整的過程。Cd上的電壓，即是D線上的電壓。 寫入時：D 線加高電平（1）或低電平（0），對C充電或放電。,2.1 存儲單元電路,DRAM單管單元電路的工作特征,D線上的電壓在讀出過程中的變化量實例計算：,2.1 存儲單元電路,DRAM存儲單元電路的信號刷新問題,（不考慮Sense Amplifier的作用的前題下）讀出操作是一種破壞

11、性操作，讀1時，Cs在放電；讀0時，Cs在充電；所以讀出操作后，原保存在Cs上的數(shù)據(jù)（電荷）被破壞，應(yīng)該立即進(jìn)行恢復(fù)（重寫或刷新）。在保持狀態(tài)下，T管截止，Cs與外部隔開，但Cs兩級間存在漏電流，所以，Cs上的電荷也會出現(xiàn)變化，必須在一個時間內(nèi)重寫數(shù)據(jù)，這個時間稱為單元電路的刷新周期，一般為4ms、8ms。刷新由Sense Amplifier 在讀出過程中同時實現(xiàn)刷新。在D線上增加了Sense Amplifier后讀過程實際上就是一

12、次刷新過程。事實上，DRAM的刷新就是通過讀操作來實現(xiàn)的。,1. 由于讀出過程D線電壓變化量較小，需要對變化量進(jìn)行放大才能得到有效的數(shù)據(jù)，所以單管存儲單元電路中D線上必須增加放大器(Sense Amplifier)。,2.1 存儲單元電路,DRAM單管單元電路D線上的電壓在讀出過程中的變化情況,預(yù)充電階段,結(jié)論：DRAM的讀過程就是刷新過程,2.1 存儲單元電路,符號表示,2.2 存儲芯片邏輯,存儲芯片結(jié)構(gòu)（一維地址結(jié)構(gòu)）102

13、4* 1 ：1024 個字單元，每個字單元 1 個二進(jìn)制位。,存儲單元電路,存儲器地址,字選擇線,2.2 存儲芯片邏輯,二維地址結(jié)構(gòu)（SRAM）：4096* 4 ：4096 個字，每個字 4 位。,行地址,列地址,128 X 128存儲單元矩陣行地址數(shù)與列地址數(shù)不等,2.2 存儲芯片邏輯,二維地址結(jié)構(gòu)（DRAM）：4096* 4 ：4096 個字，每個字 4 位。,行地址,列地址,64 X 256 存儲單元矩陣行地址數(shù)與列地址數(shù)相等

14、,2.2 存儲芯片邏輯,SRAM 2114(1024*4)芯片結(jié)構(gòu),片選信號,2.2 存儲芯片邏輯,DRAM 4M*4 DRAM芯片結(jié)構(gòu)(內(nèi)部包含刷新電路),Row Access Strobe,Column Access Strobe,2.3 RAM讀寫時序,Intel 2114 SRAM的讀時序,TRC：讀周期TA：讀出時間Tco：從片選有效到輸出數(shù)據(jù)穩(wěn)定所需時間Tcx：片選有效到輸出有效（不一定穩(wěn)定）所需的時間TOTD：片選

15、無效到輸出數(shù)據(jù)維持的時間TOHA：地址改變后初出數(shù)據(jù)的維持時間,存儲器芯片結(jié)構(gòu)總結(jié)SRAM普遍采用全地址線方式，即芯片地址管腳安排了內(nèi)部所需要的全部行地址和列地址。芯片采用片選信號CS。DRAM為壓縮芯片面積，減少管腳數(shù)目，普遍采用地址線復(fù)用方式，即芯片地址管腳只安排內(nèi)部所需要的地址的一半，行地址線與列地址線復(fù)用，內(nèi)部設(shè)置行地址和列地址鎖存器，分時輸入行地址和列地址。采用行選信號RAS和列選信號CAS分別控制行地址和列地址的輸入，

16、RAS同時作為芯片的片選信號。,2.4 存儲器芯片的擴展,位擴展存儲器芯片提供的字空間滿足整個存儲空間的字空間要求，但存儲器芯片的位空間不能滿足要求。,基本思路：確定每個芯片的地址管腳數(shù)、數(shù)據(jù)管腳數(shù)。整個存儲空間與存儲芯片的地址空間一致，所以所需的地址總線也一樣。單數(shù)據(jù)總線數(shù)量不一樣。計算所需存儲器芯片的數(shù)量，確定每個存儲器芯片在整個存儲空間中的地址空間范圍、位空間范圍。所有芯片的地址管腳全部連接到地址總線對應(yīng)的地址線上。同

17、一字空間的存儲芯片CS信號連在一起。不同位空間的數(shù)據(jù)線連接到對應(yīng)的數(shù)據(jù)總線上。所有芯片的CS邏輯連接在一起。統(tǒng)一讀寫控制。,2.4 存儲器芯片的擴展,例: 1K ? 4的SRAM存儲芯片構(gòu)造1K ? 8的存儲器,2.4 存儲器芯片的擴展,字?jǐn)U展存儲器芯片提供的字空間不能滿足整個存儲空間的字空間要求，但存儲器芯片的位空間滿足要求。,基本思路：確定每個芯片的地址管腳數(shù)、數(shù)據(jù)管腳數(shù)。確定整個存儲空間所需的地址總線和數(shù)據(jù)總線的數(shù)量。

18、計算所需存儲器芯片的數(shù)量，確定每個存儲器芯片在整個存儲空間中的地址空間范圍、位空間范圍。所有芯片的地址管腳全部連接到地址總線對應(yīng)的地址線上。同一字空間的存儲芯片CS信號連在一起。同一位空間的數(shù)據(jù)線連在一起，并連接到對應(yīng)的數(shù)據(jù)總線上。根據(jù)每個存儲器芯片的地址空間范圍設(shè)計存儲器芯片所需要的片選信號邏輯，CS邏輯電路的輸入一定是地址總線中沒有連接到芯片的地址管腳上的哪部分地址線。統(tǒng)一讀寫控制。,2.4 存儲器芯片的擴展,例：1Kx

19、8 SRAM存儲芯片構(gòu)成4Kx8的存儲器,2.4 存儲器芯片的擴展,混合擴展存儲器芯片提供的字空間不能滿足整個存儲空間的字空間要求，位空間也不能滿足要求。,基本思路：確定每個芯片的地址管腳數(shù)、數(shù)據(jù)管腳數(shù)。確定整個存儲空間所需的地址總線和數(shù)據(jù)總線的數(shù)量。計算所需存儲器芯片的數(shù)量，確定每個存儲器芯片在整個存儲空間中的地址空間范圍、位空間范圍。所有芯片的地址管腳全部連接到地址總線對應(yīng)的地址線上。同一字空間的存儲芯片CS信號連在一起

20、。同一位空間的數(shù)據(jù)線連在一起，并連接到對應(yīng)的數(shù)據(jù)總線上。根據(jù)每個存儲器芯片的地址空間范圍設(shè)計存儲器芯片所需要的片選信號邏輯，CS邏輯電路的輸入一定是地址總線中沒有連接到芯片的地址管腳上的哪部分地址線。統(tǒng)一讀寫控制。,2.4 存儲器芯片的擴展,例：1Kx4 SRAM存儲芯片構(gòu)成16Kx8的存儲器,,2.4 存儲器芯片的擴展,DRAM擴展的特殊性DRAM芯片地址的特殊性問題：行地址與列地址復(fù)用，行地址與列地址的定時與選通問題。CPU

21、（或總線）提供的是完全的地址，如何將全部地址分成行地址和列地址？如何產(chǎn)生行選通信號RAS和列選通信號CAS？DRAM芯片的片選問題：行地址選通信號RAS作為片選信號。DRAM芯片擴展是刷新的問題必須：刷新由誰來完成，誰提供刷新地址，刷新的控制，刷新的定時，刷新與CPU訪問內(nèi)存時的沖突策略等問題。,解決的辦法在CPU與存儲器之間設(shè)計專用的DRAM存儲器控制電路，完成刷新控制、刷新定時、地址劃分與選通信號的產(chǎn)生與定時等。由DRAM芯

22、片控制器來實現(xiàn)上述定時、控制與刷新等操作。,2.4 存儲器芯片的擴展,DRAM控制器,,2.4 存儲器芯片的擴展,DRAM存儲芯片的擴展DRAM芯片：41256A8（256K X 8）芯片4個，組成1MByte存儲器，同時要提供16位字訪問方式和8位字節(jié)方式方式。存儲器按字節(jié)編址。DRAM控制器：Intel 82C08，18位地址多路復(fù)用到256K存儲器件的9個地址，它可控制兩個存儲體（BS信號決定），所以可以實現(xiàn)512K個地址空間

23、。按字節(jié)訪問時最低位地址A0有意義，按16位字訪問時，最低位地址A0沒有意義。CPU（或總線）提供BHE信號，表明是字節(jié)訪問方式還是16位字訪問方式。,2.4 存儲器芯片的擴展,2.5 DRAM的刷新,DRAM的刷新刷新操作：讀操作；按行刷新、所有芯片同時進(jìn)行 ；刷新操作與CPU訪問內(nèi)存分開進(jìn)行； 刷新周期：2ms, 4ms, 6ms, 16ms； 刷新地址及刷新地址計數(shù)器,DRAM的刷新方式集中刷新 ：將刷新周期分成兩

24、部分，在一個時間段內(nèi)刷新存儲器所有行，此時CPU停止訪問內(nèi)存，另一個時間段CPU訪問內(nèi)存，刷新電路不工作。分散隱含刷新：CPU與刷新電路交替訪問內(nèi)存，一個存儲周期刷新1行，下一個存儲周期刷新另一行，直至最后1行后，又開始刷新第1行。同1行兩次被刷新的時間間隔可能小于存儲芯片的刷新周期。分布式刷新：保證在一個刷新周期內(nèi)將存儲芯片內(nèi)的所有行刷新一遍，可能等時間間距，也可能不等。,2.5 DRAM的刷新,刷新方式,2.6 ROM（只讀存儲

25、器）,固定掩膜ROM單元電路,含二級管的電路表示1，不含電路表示0,含三級管的電路表示1，不含電路表示0,含MOS管的電路表示0，不含電路表示1,2.6 ROM（只讀存儲器）,可編程的PROM單元電路,出廠時所有位均為1。編程時（寫入數(shù)據(jù)），對寫0的單元加入特定的大電流，熔絲被燒斷，變?yōu)榱硪环N表示0的狀態(tài)，且不可恢復(fù)。工作時，加入正常電路。,2.6 ROM（只讀存儲器）,紫外線擦除可編程的EPROM單元電路,出廠時所有位均為1，F(xiàn)A

26、MOS（柵極浮動）管G極無電荷，處于截止?fàn)顟B(tài)。編程時（寫入數(shù)據(jù)），對寫0的單元加入特定的電壓，F(xiàn)AMOS上的G極與D極被瞬時擊穿，大量電子聚集到G極上，撤銷編程電壓后，G極上的聚集的電子不能越過隔離層，F(xiàn)AMOS導(dǎo)通，表示0。工作時，加入正常電路，F(xiàn)AMOS 的狀態(tài)維持不變。擦除時，用紫外線照射，F(xiàn)AMOS聚集在G極上的電子獲得能量，越過隔離層泄漏，F(xiàn)AMOS恢復(fù)截止?fàn)顟B(tài)。,2.6 ROM（只讀存儲器）,ROM芯片的結(jié)構(gòu),存儲系統(tǒng)

27、概述主存儲器的組成與工作原理高速緩沖存儲器的結(jié)構(gòu)與工作原理輔助存儲器（磁表面存儲器）虛擬存儲系統(tǒng),3.1 高速緩沖存儲器(CACHE)的結(jié)構(gòu),Cache產(chǎn)生的前提單級存儲系統(tǒng)中,主存的存儲速度與CPU的速度不匹配，造成CPU資源的浪費；程序運行時訪問內(nèi)存在一定的時間內(nèi)存在明顯的局部性； 存在比主存普遍采用的DRAM速度更快的存儲單元電路；在CPU與內(nèi)存之間設(shè)置一個高速的容量相對小的存儲機構(gòu)，把CPU正在執(zhí)行的指令或數(shù)據(jù)

28、附近一部分主存內(nèi)容取來保存在這個存儲機構(gòu)中，供CPU使用。在一段時間內(nèi)CPU可以減少訪問內(nèi)存的頻度，提高運行效率。這個存儲機構(gòu)就是高速緩沖存儲器（CACHE）。,3.1 高速緩沖存儲器(CACHE)的結(jié)構(gòu),Cache要解決的問題提供快速訪問的能力；具有存取數(shù)據(jù)的能力和與主存交換數(shù)據(jù)的能力； 由于CPU總是以主存地址訪問存儲器，所以CACHE應(yīng)具備判斷CPU當(dāng)前要訪問的內(nèi)容是否在CACHE中的能力，并具有將主存地址轉(zhuǎn)換成CACHE地

29、址的能力,或者具有根據(jù)主存地址在CACHE中訪問到相應(yīng)數(shù)據(jù)單元的能力。具備在CACHE容量不夠的前提下替換CACHE中的內(nèi)容的決策機制。,3.1 高速緩沖存儲器(CACHE)的結(jié)構(gòu),Cache的基本結(jié)構(gòu)存儲機構(gòu)：保存數(shù)據(jù)，存取數(shù)據(jù)，一般采用SRAM構(gòu)成。以Block（若干字）為單位；地址機構(gòu)：地址比較機制，地址轉(zhuǎn)換機制，地址標(biāo)示（Tag），一個Block具有一個Tag(實際上可以是一個寄存器)； 替換機制：記錄Block的使用情

30、況，替換策略；,3.1 高速緩沖存儲器(CACHE)的原理,Cache的有關(guān)術(shù)語數(shù)據(jù)塊（Block）：CACHE與主存的基本劃分單位，也是主存與CACHE一次交換數(shù)據(jù)的最小單位，由多個字節(jié)（字）組成，取決與主存一次讀寫操作所能完成的數(shù)據(jù)字節(jié)數(shù)。也表明主存于CACHE之間局部總線的寬度。 標(biāo)記（Tag）：地址標(biāo)記，CACHE每一Block具有一個唯一的標(biāo)記，用來指明該Block中的數(shù)據(jù)屬于主存中哪個數(shù)據(jù)Block的副本。 組(Set

31、)：若干塊(Block)構(gòu)成一個組，地址比較一般能在組內(nèi)各塊間同時進(jìn)行。 路(Way)：Cache相關(guān)聯(lián)的等級，每一路具有獨立的地址比較機構(gòu)，各路地址比較能同時進(jìn)行（一般與組結(jié)合）,路數(shù)即指一組內(nèi)的塊數(shù)。 命中：CPU要訪問的數(shù)據(jù)在CACHE中。 失效：CPU要訪問的數(shù)據(jù)不在CACHE中。,3.2 CACHE的工作原理,Cache的讀操作,3.3 CACHE與主存之間的映射,全相聯(lián)映射（Associative Mapping）主

32、存分為若干Block，Cache按同樣大小分成若干Block，Cache中的Block數(shù)目顯然比主存的Block數(shù)少得多。主存中的某一Block可以映射到Cache中的任意一Blcok。,3.3 CACHE與主存之間的映射,全相聯(lián)映射的Cache組織,3.3 CACHE與主存之間的映射,全相聯(lián)映射的地址主存的地址格式：,Cache的Tag內(nèi)容：主存中與該Cache數(shù)據(jù)塊對應(yīng)的數(shù)據(jù)塊的塊地址。,全相聯(lián)映射舉例主存：1

33、6M BytesCache：64K BytesBlock：8 Bytes,解答主存共分為：2M Blocks主存地址：24為，其中高21位為塊地址，低3位為塊內(nèi)地址（塊內(nèi)偏移）Cache共分為：8K BlocksCache的Tag應(yīng)該為21位。,3.3 CACHE與主存之間的映射,組相聯(lián)映射（Set Associative Mapping）映射關(guān)系：Cache 分成 K 組，每組分成 L 塊；主存的塊 J 以下列原則映射到

34、 Cache 的組 I 中的任何一塊。 I = J mod K 實際上主存與Cache都分成 K 組，主存每一組內(nèi)的塊數(shù)與Cache一組內(nèi)的塊數(shù)不一致, 主存組M內(nèi)的某一塊只能映射到Cache組M內(nèi),但可以是組M內(nèi)的任意一塊.,3.3 CACHE與主存之間的映射,組相聯(lián)映射的Cache組織,3.3 CACHE與主存之間的映射,組相聯(lián)映射主存的地址格式：,Cache的Tag內(nèi)容：主存中與該

35、Cache數(shù)據(jù)塊對應(yīng)的數(shù)據(jù)塊的組內(nèi)塊地址。,組相聯(lián)映射舉例主存：16M BytesCache：64K BytesBlock：8 BytesSet : 2K SetsWay : 4 Ways,解答主存: 2M Blocks, 2K Sets, 1K Bolcks/SetCache: 8K Blocks, 2K Sets, 4 Blocks/Set 主存地址：24為，其中高10位為組內(nèi)塊地址，中間11位為組地址，低3位為塊

36、內(nèi)地址Cache的Tag應(yīng)該為10位。,3.3 CACHE與主存之間的映射,直接映射（Direct Mapping）主存中的某一塊 J 映射到Cache中的固定塊 K， K ＝ J Mod M， 其中M是Cache包含的塊數(shù)。實際上是將主存按Cache的大小分區(qū)，一個區(qū)內(nèi)的各塊分別與Cache的對應(yīng)各塊映射。,3.3 CACHE與主存之間的映射,直接映射的Cache組織,3.3 CACHE與主存之間的映射,直接映射

37、主存的地址格式：,Cache的Tag內(nèi)容：主存中與該Cache數(shù)據(jù)塊對應(yīng)的數(shù)據(jù)塊的組內(nèi)塊地址。,直接聯(lián)映射舉例主存：16M BytesCache：64K BytesBlock：8 Bytes,解答主存: 2M Blocks, 分成256個區(qū)，每個區(qū)8KBlocksCache: 8K Blocks主存地址：24為，其中高8位區(qū)地址，中間13位為區(qū)內(nèi)塊地址，低3位為塊內(nèi)地址Cache的Tag應(yīng)該為8位。,3.4 CACHE的替

38、換策略,替換策略LRU（Least-Recently Used）最近最少使用法FIFO（First-In-First-Out）先進(jìn)先出法 LFU (Least-Frequently Used) 最小使用頻率法,3.5 CACHE與主存的數(shù)據(jù)一致性,數(shù)據(jù)一致性的問題主要由寫操作產(chǎn)生寫直達(dá)（Write Through）：寫CACHE的同時寫主存，效率較低； 寫回（Write Back）：直到Block替換時才將整個Block寫回主

39、存；需要增加Block修改標(biāo)志。 多處理器情況下共享內(nèi)存的一致性問題（每個處理器具有自己的Cache） Bus Watching and Write Through ；Non-cachable memory ；,3.5 CACHE與主存的數(shù)據(jù)一致性,一般Write Buffer 是FIFOCPU對Cache實行寫的頻率 << 1/DRAM Cycle Time,3.6 CACHE的其他一些問題,塊的大小與命中率：比

40、較復(fù)雜，4-8個可尋址單元/Block似乎可獲得較高的效率；Cache的層次：一級CACHE或兩級CACHE； 統(tǒng)一CACHE還是分離的CACHE：比如指令Cache和數(shù)據(jù)Cache； 兩層存儲結(jié)構(gòu)的存儲訪問時間：H為Cache命中率T1和T2分別為兩層存儲器的訪問間則系統(tǒng)訪問時間 Ts ＝ T1 × H + （1 - H）×（T1 + T2）,3.7 CACHE舉例,Pentiun的Cache采用兩級

41、Cache結(jié)構(gòu)。CPU內(nèi)部Cache（Level 1 Cache）包括8K指令Cache和8K數(shù)據(jù)Cache，32Bytes/Line，采用兩路成組映射結(jié)構(gòu)和LRU替換策略，數(shù)據(jù)Cache采用Write Back寫策略（可以動態(tài)配置為Write-through）；外部Cache (Level 2 Cache)256KB或512KB，32Bytes/Line, 64Bytes/Line,128Bytes/Line，采用兩路成組映射結(jié)構(gòu)。

42、PowerPc 620 Cache 采用兩級Cache結(jié)構(gòu)。CPU內(nèi)部Cache（Level 1 Cache）包括32K指令Cache和32K數(shù)據(jù)Cache，采用八路成組映射結(jié)構(gòu)。,3.7 CACHE舉例,Cache的地址機構(gòu)：（兩路組相聯(lián)Cache的地址機構(gòu) ）,存儲系統(tǒng)概述主存儲器的組成與工作原理高速緩沖存儲器的結(jié)構(gòu)與工作原理輔助存儲器（磁表面存儲器）虛擬存儲系統(tǒng),4.1 磁表面存儲原理,磁頭與磁記錄介質(zhì)磁頭：體積小，

43、重量輕；軟盤采用接觸方式，硬盤采用浮動方式（浮動磁頭，薄膜磁頭）磁記錄材料：極細(xì)的γ－Fe2O3顆粒，涂在（或噴射）在盤面上，形成細(xì)密、均勻、光滑的磁膜。片基（載體）：塑料（軟盤），金屬（硬盤）讀寫原理,4.2 磁記錄編碼方式,磁記錄編碼方式實際上是寫入電流的變化方式歸零制RZ不歸零制NRZ調(diào)相制PM調(diào)頻制FM,4.2 磁記錄編碼方式,幾種記錄方式的特點可靠性：歸零制低，調(diào)相制高； 記錄密度：不歸零制高，歸零制低；

44、自同步能力：不歸零制沒有自同步能力，其他都具備；,4.3 硬磁盤存儲器的基本結(jié)構(gòu),結(jié)構(gòu)全密封：存儲機構(gòu)、控制機構(gòu)和機械驅(qū)動機構(gòu)等密封在一起。磁頭：接觸啟停式浮動磁頭，盤面分啟停區(qū)和數(shù)據(jù)區(qū)，當(dāng)磁盤不工作時（Power Off），磁頭停留在啟停區(qū)表面，磁盤工作是，由于磁盤高速旋轉(zhuǎn)帶動氣流，使磁頭漂浮在磁盤數(shù)據(jù)區(qū)表面上方，頭盤間隙僅有幾分之一微米； 讀寫電路：安裝在磁頭臂接近磁頭的地方，以減少干擾； 旋轉(zhuǎn)速度：3600RPM，720

45、0RPM，10000RPM。等角速度旋轉(zhuǎn),4.3 硬磁盤存儲器的基本結(jié)構(gòu),硬盤的基本結(jié)構(gòu),4.3 硬磁盤存儲器的基本結(jié)構(gòu),數(shù)據(jù)結(jié)構(gòu)與格式數(shù)據(jù)結(jié)構(gòu)：磁道（柱面：Cylinder）盤面（磁頭：Head）扇區(qū)（Sector）扇區(qū)容量：512 Bytes每個磁道包含的扇區(qū)數(shù)一樣最小訪問單位：扇區(qū)扇區(qū)的地址表示：,4.3 硬磁盤存儲器的基本結(jié)構(gòu),數(shù)據(jù)結(jié)構(gòu)與格式數(shù)據(jù)結(jié)構(gòu)：磁道（柱面：Cylinder）盤面（磁頭：Head）扇

46、區(qū)（Sector）扇區(qū)容量：512 Bytes每個磁道包含的扇區(qū)數(shù)一樣最小訪問單位：扇區(qū)扇區(qū)的地址表示：,4.3 硬磁盤存儲器的基本結(jié)構(gòu),扇區(qū)數(shù)據(jù)格式（Segate ST506 磁盤扇區(qū)格式）,4.4 磁盤的性能參數(shù),性能參數(shù)尋道時間 (Seek Time) TS：磁頭從當(dāng)前位置定位道目標(biāo)磁道所需的時間（用平均值表示）； 尋區(qū)時間（或等待時間，Rotational latency）Tw：磁頭定位到目標(biāo)磁道后，等待目標(biāo)扇區(qū)旋轉(zhuǎn)

47、到磁頭下所需的時間（用平均值表示）； 訪問時間（Access Time）TA：TS +Tw 數(shù)據(jù)傳輸率 (Transfer rate ) Dr：單位時間內(nèi)傳輸?shù)臄?shù)據(jù)位數(shù)（bit/second）容量計算數(shù)據(jù)傳輸率的計算,4.4 磁盤的性能參數(shù),磁盤的類型Floppy Disk尺寸：5.25 inch, 3.5 inch容量：360KB, 1.2MB,720KB,1.44MB IDE（Integrated Drive Ele

48、ctronics） Hard Disk80年代出現(xiàn)，主要為基于IBM PC 兼容機所用，屬于低價位磁盤，由系統(tǒng)BIOS(Basic Input Output System)處理磁盤的讀寫等操作。早期可能是BIOS程序員的失誤，IDE磁盤的地址被定義為：Head #(4位，從0開始)，Cylinder#(10位，從0開始)，Sector#(6位，從1開始)，所以磁盤最大容量限制：16*63*1024*512Bytes（528MB）。

49、后來，出現(xiàn)了EIDE（Extendex IDE）Hard Disk，支持LBA(Large Block Address)地址模式，扇區(qū)地址可以從0到224-1。,4.4 磁盤的性能參數(shù),磁盤的類型SCSI(Small Computer System Interface)磁盤：數(shù)據(jù)結(jié)構(gòu)和磁盤結(jié)構(gòu)與IDE類似。但具有不同的接口和更高的數(shù)據(jù)傳輸率。50 wires cable (8-bit)：GND(25 wires), Data(8 w

50、ires), Parity ( 1 wire),Control(9 wires), Power (Others)。所有SCSI設(shè)備（不一定是磁盤）可以同時操作，這是與IDE和EIDE最大的不同之處。,4.5 RAID(磁盤陣列）,Reduntant Array of Inexpensive Disks的特點RAID由多個物理構(gòu)成，但被操作系統(tǒng)當(dāng)成一個邏輯磁盤； 數(shù)據(jù)分布在不同的物理磁盤上； 冗余磁盤用于保存數(shù)據(jù)校驗信息，校驗信息

51、保證在出現(xiàn)磁盤損壞時能夠有效的恢復(fù)數(shù)據(jù)；RAID包括六種不同模式：Level 0, Level1, Level3, Level4, Level 5；,,4.5 RAID(磁盤陣列）,Level 0實際上不應(yīng)屬于RAID家族成員，完全沒有冗余； 用戶數(shù)據(jù)和系統(tǒng)數(shù)據(jù)條帶化（Strip）地分布在不同的物理磁盤上。Strip可以是物理磁盤上的一塊存儲區(qū)（扇區(qū)或其他單位）。磁盤組中每一個磁盤同一位置的磁盤區(qū)構(gòu)成一個邏輯上的條帶，所以一個條

52、帶分布在多個磁盤上。 單個I/O 操作訪問的數(shù)據(jù)分布在一個條帶上是，可實現(xiàn)I/O操作的并行處理，改善數(shù)據(jù)傳輸性能。,4.5 RAID(磁盤陣列）,Level 1簡單鏡像磁盤冗余方案 ，成本太高； 與RAID 0類似，用戶數(shù)據(jù)和系統(tǒng)數(shù)據(jù)條帶化（Strip）地分布在不同的物理磁盤上（包括鏡像磁盤）。 讀操作同時在兩組磁盤中進(jìn)行，數(shù)據(jù)從訪問時間小的磁盤組中獲得，所以，讀操作性能得到改善。 寫操作同時在兩組磁盤中進(jìn)行，寫操作的訪問時

53、間以速度慢的為準(zhǔn)，所以，寫操作性能指標(biāo)不高。 出現(xiàn)磁盤損壞時，數(shù)據(jù)恢復(fù)簡單。,,4.5 RAID(磁盤陣列）,Level 2采用完整的并行訪問技術(shù)，所有磁盤在任何時刻都并行地響應(yīng)I/O 請求；磁盤組中物理磁盤處于完全同步狀態(tài)，以保證任何時刻，所有磁盤的磁頭都處于相同位置。 數(shù)據(jù)按較小的條帶（一個字或一個字節(jié)）分布在不同的磁盤上。 根據(jù)磁盤數(shù)據(jù)計算錯誤校驗碼（比如海明碼），校驗碼按位分布在冗余磁盤對應(yīng)位置上。 數(shù)據(jù)傳輸率高；訪問

54、效率高； 成本比較高（比RAID1稍低）,,4.5 RAID(磁盤陣列）,Level 3與RAID2一樣，采用并行訪問技術(shù)；數(shù)據(jù)按較小的條帶（一個字或一個字節(jié)）分布在不同的磁盤上。 校驗碼是簡單的奇偶校驗碼（1位），保存在獨立的冗余磁盤對應(yīng)位置上。一個磁盤損壞，可以方便地實現(xiàn)數(shù)據(jù)恢復(fù)； 數(shù)據(jù)傳輸率高；訪問效率高；,,4.5 RAID(磁盤陣列）,Level 4采用獨立訪問技術(shù)，每個磁盤獨立工作，分散的I/O請求將得到很好的

55、并行處理數(shù)據(jù)按較大的條帶分布在不同的磁盤上。 校驗碼是簡單的奇偶校驗碼（1位），保存在獨立的冗余磁盤對應(yīng)位置上。一個磁盤損壞，可以方便地實現(xiàn)數(shù)據(jù)恢復(fù)； 寫操作效率較低，由于需要計算奇偶校驗位，磁盤組中一個磁盤發(fā)生寫操作，均需要讀取原檢驗信息，重新計算校驗信息，再寫校驗信息。,,4.5 RAID(磁盤陣列）,Level 5與RAID 4的差別僅在于校驗信息的保存位置；數(shù)據(jù)校驗碼作為條帶的一部分保存在磁盤組不同的磁盤中,,4.5

56、光介質(zhì)存儲器,CD-ROM規(guī)格：直徑120mm，厚度 1.2mm，中心孔徑 15mm 結(jié)構(gòu)：樹脂片基，鋁反射層，保護膜，印刷層數(shù)據(jù)記錄區(qū)：32mm寬的環(huán)形記錄帶。等線速度方式：一個螺旋環(huán)環(huán)繞22188次（600環(huán)/mm，總長度約 5.6km長） 等角速度方式數(shù)據(jù)表示：凹點（Pit）表示0，Land 表示1；,4.5 光介質(zhì)存儲器,CD-ROM的數(shù)據(jù)格式,Symbol：14位，8位數(shù)據(jù)，6位海明校驗位(看成一個Bytes)；

57、Frame：42個連續(xù)Symbol（588bits），其中192位（24字節(jié)）存儲數(shù)據(jù)，其余396位用于錯誤糾正與控制； Sector：98個frame構(gòu)成一個Sector（總計2352Bytes）。 總?cè)萘浚?50MB 等線速度旋轉(zhuǎn)時：單速：120cm/s（最內(nèi)圈530RPM，（最外圈200RPM），75 Sectors/Sec（150KB/S）。 制作過程：母板壓模 讀機制：0.78微米波長紅外激光，根據(jù)反射光的強度判斷

58、是0還是1；,4.5 光介質(zhì)存儲器,CD-R（Recordables）與CD-ROM的結(jié)構(gòu)、規(guī)格、技術(shù)指標(biāo)都一致，僅在數(shù)據(jù)記錄方法上有所差別，在片基（樹脂）與反射層（金）中增加了一層染料層作為數(shù)據(jù)記錄層，初始狀態(tài)下，染料層透明，在寫入狀態(tài)時，高能量（8-16mw）使照射處的染料變色，變成不透明點，不可再恢復(fù)成透明狀態(tài)。讀出狀態(tài)下(0.5mw)，根據(jù)透明不透明判斷是0還是1。,4.5 光介質(zhì)存儲器,CD-RW（Rewritables）

59、與CD-R的差別是采用合金層代替染料層。一般采用銀、銦、銻、碲合金。該合金具有兩種穩(wěn)定狀態(tài)：透明狀態(tài)（晶體結(jié)構(gòu)）和不透明狀態(tài)（無序結(jié)構(gòu)），初始時為晶體結(jié)構(gòu)。 CD-RW工作時采用三種不同功率的激光： 大功率（寫）：合金熔化，由晶體結(jié)構(gòu)變?yōu)闊o序結(jié)構(gòu)； 中等功率（擦除）：合金熔化，由無序結(jié)構(gòu)變?yōu)榫w結(jié)構(gòu)； 小功率（讀）,4.5 光介質(zhì)存儲器,DVD（Digital Video Disk）與CD-ROM的差別：Pit直徑更?。?.

60、4微米）； 環(huán)繞密度更高（0.74微米，CDROM是1.6微米）； 0.65微米波長紅色激光（CDROM是0.78微米的紅外激光）； 容量：單面單層4.7GB，單面雙層8.5GB，雙面單層9.4GB，雙面雙層17GB。 （Philips and Sony要單面雙層結(jié)構(gòu)，他們認(rèn)為人們不愿意做翻面這樣的工作；Toshiba and Time Warner要雙面單層結(jié)構(gòu)，他們相信將雙層置于一層勢必帶來更多的麻煩。最后的結(jié)果成了四種結(jié)

61、構(gòu)）。數(shù)據(jù)傳輸率：單速DVD 1.4M Bytes/Sec。,作業(yè),1. 某機主存容量為16MB，列（組）相聯(lián)方式的CACHE容量為64KB，CACHE與主存都分為16列，每個數(shù)據(jù)塊為256字節(jié)。某指令執(zhí)行時，經(jīng)尋址計算，其字節(jié)操作數(shù)的有效地址為020281H，又知CACHE中第2列（列號為2的那列）的前4塊已裝入，且第2列前4塊的Tag內(nèi)容為:,（1）寫出主存與Cache的地址格式；（2）上述操作數(shù)能否從CACHE中讀取，若能，給

62、出其在CACHE中的地址。,2. 計算機系統(tǒng)包含32K字的主存，Cache容量4K字，每組4 Blocks，每Block 64個字。假設(shè)Cache開始是空的，CPU順序從存儲單元0，1，2到4351中讀取字，然后再重復(fù)這樣的取數(shù)9次，Cache比主存快10倍，采用LRU替換算法， 假定塊替換的時間忽略不計，計算采用Cache后的加速比。,存儲系統(tǒng)概述主存儲器的組成與工作原理高速緩沖存儲器的結(jié)構(gòu)與工作原理輔助存儲器（磁表面存儲器）

63、虛擬存儲系統(tǒng),5.1 虛擬存儲系統(tǒng),多道程序（多進(jìn)程）運行I／O 操作速度緩慢，單道程序運行時CPU不得不經(jīng)常等待I／O；多道程序（多進(jìn)程）運行，在一個進(jìn)程處于等待I/O操作時，CPU轉(zhuǎn)向執(zhí)行另一個進(jìn)程；由于CPU的速度比I/O速度高得多，即使多個進(jìn)程運行，CPU仍然存在等待I/O的狀態(tài)。同時運行更多的進(jìn)程，多內(nèi)存的需求增大，解決辦法？擴展內(nèi)存，以便容納更多的進(jìn)程，充分占用CPU的時間；但是內(nèi)存太貴，另一方面，程序（或進(jìn)程）對

64、存儲空間的需求在不斷增加，擴展內(nèi)存無法解決。采用交換機制（屬于操作系統(tǒng)的內(nèi)容），進(jìn)程保存在硬盤中，當(dāng)內(nèi)存有空間時，進(jìn)程被調(diào)入，每次調(diào)入一個，當(dāng)進(jìn)程完成時，移出內(nèi)存，以便其他進(jìn)程調(diào)入。當(dāng)單道程序?qū)?nèi)存的需求量超過物理內(nèi)存的容量時將程序分成若干部分（段、頁），每次調(diào)入一部分，其余存儲在硬盤中，不斷在內(nèi)存和硬盤中進(jìn)行交換，達(dá)到完成程序運行的目的。以上兩種情況：存在一種將內(nèi)存和外存視為一個整體，使外存完成內(nèi)存的功能的需要。這樣一種將內(nèi)外

65、存統(tǒng)一管理的存儲管理機制就是虛擬存儲管理（虛擬存儲系統(tǒng)）。,5.2 頁式虛擬存儲系統(tǒng),程序空間一個大容量的存儲空間，稱為虛存空間程序中的地址：虛擬地址、邏輯地址頁式虛擬存儲器虛存空間和主存空間按統(tǒng)一大小分成若干頁，虛存稱為虛頁，主存稱為實頁。程序按頁調(diào)入內(nèi)存（某一虛頁調(diào)入某一實頁）虛存的地址格式（邏輯地址格式）：虛頁號 ＋ 頁內(nèi)地址實存的地址格式（物理地址格式）：實頁號 ＋ 頁內(nèi)地址頁表：虛頁與實頁的映射，實現(xiàn)虛實地址的

66、轉(zhuǎn)換。頁表：建立在內(nèi)存中，操作系統(tǒng)為每道程序建立一個頁表。頁表基址寄存器：保存頁表在內(nèi)存中的起始地址。,5.2 頁式虛擬存儲系統(tǒng),5.2 頁式虛擬存儲系統(tǒng),轉(zhuǎn)換后備緩沖器TLB（Translation Lookaside Buffer）每次虛擬存儲器的訪問帶來兩次存儲器訪問，一次訪問頁表，一次訪問所需的數(shù)據(jù)（或指令），簡單的虛擬存儲器速度太慢。解決辦法：使用Cache存儲頁表項，稱為TLB，它包含了最近使用的那些頁表項。,5.2